[发明专利]改善器件性能的方法

权利要求书

1.一种改善器件性能的方法，其特征在于，包括：

提供包括NMOS区域和PMOS区域的基底，所述NMOS区域基底表面形成有第一伪栅，所述PMOS区域基底表面形成有第二伪栅；

以所述第一伪栅为掩膜，对所述第一伪栅两侧的NMOS区域基底进行第一N型掺杂处理，形成N型源漏区；

以所述第二伪栅为掩膜，对所述第二伪栅两侧的PMOS区域基底进行第一P型掺杂处理，形成P型源漏区；

在所述基底表面、N型源漏区表面以及P型源漏区表面形成层间介质层，所述层间介质层覆盖第一伪栅侧壁以及第二伪栅侧壁；

对所述第一伪栅进行第二P型掺杂处理；

对所述第二伪栅进行第二N型掺杂处理；

在进行所述第二P型掺杂处理和第二N型掺杂处理之后，在同一道工艺步骤中刻蚀去除所述第一伪栅和第二伪栅。

2.如权利要求1所述改善器件性能的方法，其特征在于，刻蚀去除所述第一伪栅的刻蚀速率与刻蚀去除所述第二伪栅的刻蚀速率相同。

3.如权利要求1所述改善器件性能的方法，其特征在于，先采用干法刻蚀工艺刻蚀去除部分厚度的第一伪栅和第二伪栅，接着，采用湿法刻蚀工艺刻蚀去除剩余的第一伪栅和第二伪栅；或者，采用湿法刻蚀工艺刻蚀去除所述第一伪栅和第二伪栅。

4.如权利要求1所述改善器件性能的方法，其特征在于，在进行所述第二P型掺杂处理和第二N型掺杂处理之后，对所述第一伪栅和第二伪栅进行退火处理。

5.如权利要求1所述改善器件性能的方法，其特征在于，在对所述第一伪栅两侧的NMOS区域基底进行第一N型掺杂处理的同时，还对第一伪栅进行第一N型掺杂处理。

6.如权利要求5所述改善器件性能的方法，其特征在于，所述第二N型掺杂处理的掺杂离子浓度与第一N型掺杂处理的掺杂离子浓度相同；所述第二N 型掺杂处理的掺杂离子与第一N型掺杂处理的掺杂离子相同。

7.如权利要求1所述改善器件性能的方法，其特征在于，在对所述第二伪栅两侧的PMOS区域基底进行第一P型掺杂处理的同时，还对第二伪栅进行第一P型掺杂处理。

8.如权利要求7所述改善器件性能的方法，其特征在于，所述第二P型掺杂处理的掺杂离子浓度与第一P型掺杂处理的掺杂离子浓度相同；所述第二P型掺杂处理的掺杂离子与第一P型掺杂处理的掺杂离子相同。

9.如权利要求1所述改善器件性能的方法，其特征在于，所述第一N型掺杂处理的掺杂离子为P、As或Sb，所述第一N型掺杂处理的掺杂离子浓度为2E14atom/cm²至2E15atom/cm²；所述第二N型掺杂处理的掺杂离子为P、As或Sb，所述第二N型掺杂处理的掺杂离子浓度为2E14atom/cm²至2E15atom/cm²。

10.如权利要求1所述改善器件性能的方法，其特征在于，所述第一P型掺杂处理的掺杂离子为B、BF₂、Ga或In，所述第一P型掺杂处理的掺杂离子浓度为2E14atom/cm²至2E15atom/cm²；所述第二P型掺杂处理的掺杂离子为B、BF₂、Ga或In，所述第二P型掺杂处理的掺杂离子浓度为2E14atom/cm²至2E15atom/cm²。

11.如权利要求1所述改善器件性能的方法，其特征在于，在进行所述第一N型掺杂处理和第一P型掺杂处理之前，所述第一伪栅和第二伪栅的材料相同。

12.如权利要求11所述改善器件性能的方法，其特征在于，在进行所述第一N型掺杂处理和第一P型掺杂处理之前，所述第一伪栅的材料为多晶硅、非晶硅或无定形碳；在进行所述第一N型掺杂处理和第一P型掺杂处理之前，所述第二伪栅的材料为多晶硅、非晶硅或无定形碳。

13.如权利要求1所述改善器件性能的方法，其特征在于，进行所述第二P型掺杂处理的工艺步骤包括：在所述第二伪栅顶部表面形成第一图形层；以所述第一图形层为掩膜，对所述第一伪栅进行第二P型掺杂处理；去除所述第一图形层。