[发明专利]像素结构、其制作方法与薄膜晶体管

权利要求书

1.一种像素结构，包含：

一基板；

一栅极，设置于该基板上；

一通道层，设置于该基板上；

一第一绝缘层，设置于该栅极与该通道层之间；

一源极，电性连接于该通道层；

一漏极，电性连接于该通道层；以及

一第二绝缘层，设置于垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间，其中垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间的垂直距离为一第一距离，而垂直投影落于该通道层内的该源极与该漏极的其中另一者的一部分与该栅极之间的垂直距离为一第二距离，其中该第一距离至少包含该第二绝缘层的厚度，且该第一距离大于该第二距离；

该第二绝缘层设置于该第一绝缘层朝向该源极与该漏极的其中之一与朝向该通道层的表面上，且该第二绝缘层至该通道层的垂直投影落于该源极与该漏极的其中之一至该通道层的垂直投影内。

2.如权利要求1所述的像素结构，其特征在于，该通道层至该栅极的垂直投影落于该栅极之内。

3.如权利要求1所述的像素结构，其特征在于，该第一绝缘层覆盖该栅极背向该基板的表面，且该第二绝缘层设置于垂直投影落于该通道层内的该源极与该漏极的其中之一与部分该通道层之间。

4.如权利要求3所述的像素结构，其特征在于，该第二绝缘层设置于部分该漏极与部分该通道层之间，且该第二绝缘层的相对两表面分别被部分该漏极与部分该通道层完全覆盖。

5.如权利要求1所述的像素结构，其特征在于，该第二绝缘层的厚度为300纳米至400纳米。

6.如权利要求1所述的像素结构，其特征在于，更包含一栅极驱动电路(gate onarray；GOA)单元，包含：

一第一导电单元，设置于该基板上，并电性连接至该栅极；以及

一第二导电单元，设置于该第一导电单元之上。

7.如权利要求1所述的像素结构，其特征在于，更包含：

一钝化层，位于该第一绝缘层、该通道区、该第二绝缘层、该源极与该漏极之上，其中该钝化层具有一通孔，以至少暴露部分该漏极；以及

一像素电极，位于该钝化层上，并通过该通孔与该漏极电性连接，其中该像素电极、该漏极、该钝化层与该栅极于基板的垂直投影至少部分重叠。

8.一种像素结构，包含：

一基板；

一栅极，设置于该基板上；

一通道层，设置于该基板上；

一第一绝缘层，设置于该栅极与该通道层之间；

一源极，电性连接于该通道层；

一漏极，电性连接于该通道层；以及

一第二绝缘层，设置于垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间，其中垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间的垂直距离为一第一距离，而垂直投影落于该通道层内的该源极与该漏极的其中另一者的一部分与该栅极之间的垂直距离为一第二距离，其中该第一距离至少包含该第二绝缘层的厚度，且该第一距离大于该第二距离；

其中，该通道层、该源极、该漏极与该第二绝缘层位于该基板与该第一绝缘层之间，且该栅极设置于该第一绝缘层背向该基板的表面。

9.如权利要求8所述的像素结构，其特征在于，更包含一遮蔽层，位于该基板与该通道层之间，其中该通道层至该遮蔽层的垂直投影落于该遮蔽层之内。