[发明专利]一种双芯片封装实现的大功率谐振电源控制芯片

权利要求书

1.一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于包括引线框架，所述的引线框架具有一个封装面，所述的封装面上设置有16个相互隔离且绝缘的引出脚，且第1个引出脚至第16个引出脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、空引脚、高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端，所述的封装面上封装有采用低压工艺制成的低压控制芯片和采用高压工艺制成的高压驱动芯片，所述的低压控制芯片具有14个相互隔离且绝缘的引脚，且第1个引脚至第14个引脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、高压信号电源端、高压信号输出逻辑控制端，所述的高压驱动芯片具有7个相互隔离且绝缘的引脚，且第1个引脚至第6个引脚分别为高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端、电源端、IC功率和信号地、高压信号电源端、高压信号输入逻辑控制端，所述的低压控制芯片的第1个引脚至第12个引脚与所述的封装面上设置的第1个引出脚至第12个引出脚一一对应的连接，所述的低压控制芯片的第13个引脚与所述的高压驱动芯片的第6个引脚连接，所述的低压控制芯片的第14个引脚与所述的高压驱动芯片的第7个引脚连接，所述的高压驱动芯片的第1个引脚至第3个引脚与所述的封装面上设置的第14个引出脚至第16个引出脚一一对应的连接，所述的高压驱动芯片的第4个引脚与所述的封装面上设置的第12个引出脚连接，所述的高压驱动芯片的第5个引脚与所述的封装面连接，所述的封装面与所述的封装面上设置的第10个引出脚连接；

所述的低压控制芯片和所述的高压驱动芯片均通过导电胶固定于所述的封装面上；

所述的引线框架为直插十六脚的引线框架或为贴片十六脚的引线框架。

2.根据权利要求1所述的一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于所述的低压控制芯片包括第一比较器、第二比较器、第三比较器、第四比较器、第五比较器、运算放大器、RS触发器、第一NMOS管、第一NPN三极管、第二NPN三极管、压控振荡器、第一稳压二极管、第二稳压二极管、控制逻辑模块、欠压检测模块、驱动逻辑模块、低压驱动模块、电阻、电流源、逻辑电路；所述的第一比较器的同相输入端作为所述的低压控制芯片的第8引脚，所述的第一比较器的反相输入端接入内部基准输出的1.85V电压，所述的第一比较器的输出端与所述的RS触发器的S输入端连接，所述的RS触发器的Q输出端与所述的控制逻辑模块的第一个输入信号端连接，所述的第二比较器的反相输入端作为所述的低压控制芯片的第5引脚，所述的第二比较器的同相输入端接入内部基准输出的1.25V电压，所述的第二比较器的输出端与所述的控制逻辑模块的第二个输入信号端连接，所述的运算放大器的反相输入端作为所述的低压控制芯片的第4引脚，所述的运算放大器的同相输入端接入内部基准输出的2V电压，所述的运算放大器的输出端与所述的第一NMOS管的栅极连接，所述的第一NMOS管的源极与所述的运算放大器的反相输入端连接，所述的第一NMOS管的漏极与所述的压控振荡器的控制端连接，所述的第一NPN三极管的集电极作为所述的低压控制芯片的第1引脚，所述的第一NPN三极管的发射极接地，所述的第一NPN三极管的基极与所述的控制逻辑模块的第一个输出端连接，所述的压控振荡器的输入端作为所述的低压控制芯片的第3引脚，所述的压控振荡器的输出端与所述的控制逻辑模块的第三个输入信号端连接，所述的控制逻辑模块的第二个输出端作为所述的低压控制芯片的第2引脚，所述的控制逻辑模块的第三个输出端与所述的驱动逻辑模块的第一个输入端连接，所述的控制逻辑模块的第四个输出端作为所述的低压控制芯片的第13引脚，所述的欠压检测模块的输入端作为所述的低压控制芯片的第12引脚，所述的欠压检测模块的输入端与所述的第一稳压二极管的负端连接，所述的第一稳压二极管的正端接地，所述的欠压检测模块的输出端与所述的驱动逻辑模块的第二个输入端连接，所述的驱动逻辑模块的第一个输出端作为所述的低压控制芯片的第14引脚，所述的驱动逻辑模块的第二个输出端与所述的低压驱动模块的输入端连接，所述的低压驱动模块的输出端作为所述的低压控制芯片的第11引脚，所述的低压驱动模块的接地端作为所述的低压控制芯片的第10引脚，所述的第三比较器的同相输入端与所述的第四比较器的同相输入端连接，且其公共连接端作为所述的低压控制芯片的第6引脚，所述的第三比较器的反相输入端接入内部基准输出的1.5V电压，所述的第三比较器的输出端与所述的控制逻辑模块的第四个输入信号端连接，所述的第四比较器的反相输入端接入内部基准的0.8V电压，所述的第四比较器的输出端与所述的控制逻辑模块的第五个输入信号端连接，所述的第五比较器的同相输入端作为所述的低压控制芯片的第7引脚，所述的第五比较器的同相输入端分别与所述的电流源的电流流入端和所述的第二稳压二极管的负端连接，所述的电流源的电流流出端接地，所述的第二稳压二极管的正端分别与所述的第二NPN三极管的基极和所述的电阻的一端连接，所述的第二NPN三极管的集电极与所述的控制逻辑模块的第六个输入信号端连接，所述的第二NPN三极管的发射极接地，所述的电阻的另一端与所述的第二NPN三极管的发射极连接，所述的第五比较器的反相输入端接入内部基准输出的1.25V电压，所述的第五比较器的输出端与所述的控制逻辑模块的第七个输入信号端连接，所述的第五比较器的输出端输出的信号控制所述的电流源的开关，所述的低压控制芯片的第5引脚、第6引脚、第8引脚各自的输入信号作为所述的逻辑电路的输入信号，所述的逻辑电路的输出端作为所述的低压控制芯片的第9引脚；

所述的高压驱动芯片包括二极管、第二NMOS管、非门、高压输出驱动模块、高压逻辑控制模块、电压转换模块，所述的第二NMOS管的漏极作为所述的高压驱动芯片的第6引脚，所述的第二NMOS管的漏极与所述的二极管的正端连接，所述的第二NMOS管的源极分别与所述的二极管的负端和所述的高压输出驱动模块的悬浮电源端连接，并作为所述的高压驱动芯片的第3引脚，所述的第二NMOS管的栅极与所述的非门的输出端连接，所述的电压转换模块的接地端作为所述的高压驱动芯片的第5引脚，所述的电压转换模块的输入端作为所述的高压驱动芯片的第7引脚，所述的电压转换模块的输出端与所述的高压逻辑控制模块的输入端连接，所述的高压逻辑控制模块的第一个输出端与所述的非门的输入端连接，所述的高压逻辑控制模块的第二个输出端与所述的高压输出驱动模块的输入端连接，所述的高压输出驱动模块的输出端作为所述的高压驱动芯片的第2引脚，所述的高压输出驱动模块的悬浮地作为所述的高压驱动芯片的第1引脚。