[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：在存储栅极膜表面、第一栅极侧墙表面、以及暴露出的隔离区表面形成图形化掩膜层，所述图形化掩膜层还位于第一隔离区的逻辑栅极膜整个顶部和侧壁表面；以图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，且在形成逻辑栅极结构后，位于第一隔离区的逻辑栅极膜为支撑栅结构；接着，去除图形化掩膜层。本发明中，第一隔离区的图形化掩膜层受到支撑栅结构的支撑作用，因此在去除图形化掩膜层的过程中，第一隔离区的图形化掩膜层被逐渐消耗，而不会发生第一隔离区的图形化掩膜层倒塌的问题，避免倒塌的图形化掩膜层对半导体器件的良率造成不良影响，提高半导体器件生产良率。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来快闪存储器(flash memory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式半导体器件来说，其通常分为逻辑区和存储区，逻辑区通常包括逻辑晶体管，存储区则包括存储晶体管(快闪存储器)。

然而，现有技术在同一晶圆上形成逻辑晶体管和存储晶体管时，晶圆上制造的半导体器件良率有待进一步提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，提高制造的逻辑器件和存储器件的良率。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供基底，所述基底包括存储区、逻辑区、以及位于存储区和逻辑区之间的隔离区，所述隔离区包括与逻辑区相邻接的第一隔离区，所述存储区基底表面形成有存储栅极膜、以及位于存储栅极膜表面的介质层，所述介质层还位于部分隔离区表面且暴露出第一隔离区表面；形成覆盖所述介质层表面、隔离区表面、以及逻辑区基底表面的逻辑栅极膜；采用第一刻蚀工艺刻蚀去除位于存储区上方的逻辑栅极膜，保留位于第一隔离区表面以及逻辑区基底表面的逻辑栅极膜，且在第一刻蚀工艺后，位于介质层侧壁表面的逻辑栅极膜为第一栅极侧墙；去除所述介质层；在所述存储栅极膜表面、第一栅极侧墙表面、以及暴露出的隔离区表面形成图形化掩膜层，所述图形化掩膜层还位于第一隔离区的逻辑栅极膜整个顶部和侧壁表面，且所述图形化掩膜层还位于逻辑区的部分逻辑栅极膜顶部表面；以所述图形化掩膜层为掩膜，采用第二刻蚀工艺刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，且在第二刻蚀工艺后，位于第一隔离区的逻辑栅极膜为支撑栅结构；去除所述图形化掩膜层。

可选的，在平行于存储区指向逻辑区的方向上，位于第一隔离区的逻辑栅极膜顶部的图形化掩膜层宽度与第一隔离区的逻辑栅极膜顶部宽度相同。

可选的，在平行于存储区指向逻辑区的方向上，位于第一隔离区的逻辑栅极膜顶部的宽度范围为大于最小特征尺寸。

可选的，采用湿法刻蚀工艺，刻蚀去除所述图形化掩膜层。

可选的，所述图形化掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳氮氧化硅或氮化硼中的一种或多种。

可选的，所述第一刻蚀工艺的步骤包括：在所述逻辑区、以及第一隔离区的逻辑栅极膜表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除被所述第一图形层暴露的逻辑栅极膜，暴露出部分隔离区表面；去除所述第一图形层。