[发明专利]一种用于混合式键合工艺的晶圆预处理工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种用于混合式键合工艺的晶圆预 处理工艺。

背景技术

三维集成技术将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实 现多层之间的电信号连接。三维集成技术可以降低芯片功耗，减小互连延时， 提高数据传输带宽，并为实现复杂功能的SoC提供了可能。作为与工艺节点无 关的新技术，三维集成具有极为广泛的应用，近年来受到了微电子领域的高度 重视。

混合式晶圆键合工艺在三维集成技术中提供了重要技术支持，然而，当前 混合式晶圆键合并不能很好实现大规模生产，主要的技术壁垒是对待混合键合 的晶圆要求严格，特别是对晶圆表面的平坦化程度要求极其严格。若晶圆表面 平坦度较低，晶圆表面凹陷不平，则无法很好的进行键合。

随着待混合键合的晶圆设计复杂度和高度集成化，控制晶圆表面的平坦化 也变得更加困难。

发明内容

本发明的目的在于提供一种用于混合式键合工艺的晶圆预处理工艺，能够 有效解决键合晶圆平坦化程度不高的问题，有利于进行晶圆的键合。

为了实现上述目的，本发明提出了一种用于混合式键合工艺的晶圆预处理 工艺，包括步骤：

提供待键合晶圆，在所述待键合晶圆的表面形成阻挡层；

在所述阻挡层表面形成平坦层薄膜；

对所述平坦层薄膜进行平坦化处理，使所述待键合晶圆表面平坦；

采用键合工艺对所述待键合晶圆进行键合。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述阻挡 层为氮化硅。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述平坦 层薄膜为氧化硅。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述待键 合晶圆包括衬底、层间介质层及多个器件结构，所述层间介质层形成在所述衬 底表面，所述器件结构形成在所述层间介质层内。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，形成第一 连接线，所述第一连接线贯穿过所述平坦层薄膜、阻挡层及层间介质层连接所 述器件结构。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，形成第二 连接线，所述第二连接线贯穿过所述平坦层薄膜及阻挡层连接所述第一连接线。

进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述第一 连接线和第二连接线为铜或铝。

与现有技术相比，本发明的有益效果主要体现在：在不平坦的待键合晶圆 表面形成阻挡层和平坦层薄膜，接着，对平坦层薄膜进行平坦化处理，形成平 坦的表面，平坦化可以停止与阻挡层，接着，使用键合工艺对所述待键合晶圆 进行键合，本发明能够有效解决键合晶圆平坦化程度不高的问题，有利于进行 晶圆的键合，提高键合的成功率。

附图说明

图1为本发明一实施例中用于混合式键合工艺的晶圆预处理工艺的流程图；

图2至图9位本发明一实施例中待键合晶圆进行键合过程中的剖面示意图。

具体实施方式

下面将结合示意图对本发明的用于混合式键合工艺的晶圆预处理工艺进行 更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可 以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应 当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公 知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在 任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标， 例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另 外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人 员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和 权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简 化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例 的目的。

请参考图1，在本实施例中，提出了一种用于混合式键合工艺的晶圆预处理 工艺，包括步骤：

S100：提供待键合晶圆，在所述待键合晶圆的表面形成阻挡层；