[发明专利]集成电路芯片和垂直功率器件

说明书

垂直半导体器件(例如，垂直功率器件、IGBT器件、垂直双极晶体管、UMOS器件或GTO闸流管)形成为具有源半导体区域，在该有源半导体区域内制作有多个半导体结构以形成有源器件，并且在该有源半导体区域之下至少一部分衬底材料被去除，以隔离该有源器件、暴露至少一个半导体结构而用于底侧电连接、及提高散热性能。优选至少一个半导体结构在有源半导体区域的底侧被电极接触。

本申请是斯兰纳半导体美国股份有限公司于2011年10月11日申请的名称为“具有被减薄的衬底的垂直半导体器件”、申请号为201180059579.3的发明专利申请的分案申请。

相关申请的交叉引用

本申请要求2010年10月12日提交的美国临时专利申请No.61/392,419的优先权，其通过引用全部结合于此。

背景技术

半导体功率器件在二十世纪五十年代早期就投入使用。它们是在功率电子电路中用作开关或整流器的专门器件。半导体功率器件的特点在于它们能够承受高电压和大电流以及与高功率运行相关的高温。例如，开关调压器包括两个功率器件，该两个功率器件以同步的方式不断地导通和截止以调整电压。在此情形下的功率器件需要在导通状态下承受系统级的电流，在截止状态下承受电源的全部电势，并且散发大量的热。理想的功率器件能在高功率条件下运行，能在导通和截止状态之间快速切换，并且具有低的热阻。

采用金属氧化物半导体场效晶体管(MOSFET)技术制得的标准功率器件结构是垂直扩散金属氧化物半导体(VDMOS，Vertical Diffused Metal-Oxide Semiconductor)结构。VDMOS结构也称为双扩散MOS(DMOS，Double-diffused MOS)。采用术语垂直是因为电流垂直地流过该器件，并且采用术语扩散是因为沟道和源极区域通过扩散处理步骤制成。可参考图1描述该结构。

图1示出了VDMOS功率器件100的截面图。功率器件100包括一个或多个源极电极101、漏极电极102和栅极电极103。源极区域104是n型VDMOS器件中的N+掺杂区域。与标准的MOSFET构造相比，源极区域104在栅极绝缘体106下方设置栅极105的任一侧。沟道区域107是n型VDMOS器件中的P+掺杂区域，并且它们设置在漏极区域108和源极区域104之间。在n型VDMOS器件中，施加给栅极电极103的高电压将反转源极区域104和漏极区域108之间的沟道区域107。与采用相同芯片面积实现的标准MOSFET相比，该构造允许功率器件100承受截止状态下的高电压和导通状态下的高电流二者。功率器件100的沟道宽度是具有相同芯片面积的传统MOSFET的两倍，因此允许功率器件100承受大电流。另外，在传统MOSFET中通常为沟道长度的尺寸不影响击穿电压。然而，漏极区域108的厚度和掺杂决定了功率器件100的击穿电压。当在常规的体半导体工艺中制作VDMOS器件时，漏极区域108通常为器件衬底。

VDMOS功率器件100具有一定的缺点而限制其成为理想的功率器件。例如，存在由漏极区域108和沟道区域107之间的边界形成的大的结电容。该电容通常是由于由尺寸111设定的面积成分和由尺寸110设定的深度成分引起。因为由漏极区域108和沟道区域107形成的结必须在功率器件100切换时充电或放电，所以该结的电容降低了功率器件100的性能。另外，因为面积成分受限，所以不能分别接触源极区域104和沟道区域107，这是由于诸如源极电极101的电极常常要占用很大的面积。此外，功率器件100具有很差的热性能，因为它制作在体半导体上。制作在体半导体中的功率器件典型地具有约200μm的最小晶片厚度，这是由于在将大尺寸晶片处理变薄时晶片破裂的可能性很高。因为硅衬底的热阻与硅衬底的厚度成比例，所以在体半导体上制作功率器件在热性能方面是有问题的。集成电路中的高热量可能使其器件的电特性偏移到期望的范围之外，导致关键设计的失败。器件中残留的不确定的过剩热量可能会以翘曲或者材料熔化的形式在器件的电路中导致永久且关键的失败。