[发明专利]一种扇出型芯片的封装方法及封装结构

说明书

本发明提供一种扇出型芯片的封装方法及封装结构，所述封装结构包括带凸块的第一芯片以及不带凸块的第二芯片，所述第二芯片表面形成有第一介质层，且所述第一介质层中制备有通孔；塑封材料；第二介质层；金属布线层，实现第一芯片以及第二芯片的电性引出，并实现第一芯片以及第二芯片之间的互连；凸块下金属层以及微凸点。本发明通过在带凸块的第一芯片以及不带凸块的第二芯片表面制作具有通孔的介质层，露出第一芯片的凸块以及露出第二芯片的金属焊盘，后续制作金属布线层实现第一芯片以及第二芯片的电性引出以及互连，以实现第一芯片及第二芯片的集成封装。

技术领域

本发明涉及一种半导体芯片的封装方法及结构，特别是涉及一种扇出型芯片的封装方法及封装结构。

背景技术

随着集成电路制造业的快速发展，人们对集成电路的封装技术的要求也不断提高，现有的封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SiP)等。其中，圆片级封装(WLP)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(WLP)具有其独特的优点：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLP的研究、开发和生产。

在现有的扇出型芯片封装技术中，半导体芯片在切割后才会制作焊料凸块，这样，在生产过程中，可能遇到一些的异常问题，例如，如何封装预先形成有初始凸块的半导体芯片，或者如何实预先形成有初始凸块的芯片以及不带有初始凸块的芯片之间的互连。

现有技术中，如何对预先形成有初始凸块的芯片以及不带有初始凸块的芯片的集成封装以及如何实现其之间的互连，并没有十分良好有效的方法。

鉴于以上原因，提供一种能够有效实现带有初始凸块的半导体芯片以及不带有初始凸块的芯片的封装及互连的封装方法及封装结构实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型芯片的封装方法，用于提供一种能够有效实现带有初始凸块的半导体芯片以及不带有初始凸块的芯片的封装及互连的封装方法及封装结构。

为实现上述目的及其他相关目的，本发明提供一种扇出型芯片的封装方法，所述扇出型封装方法包括：步骤1)，提供带凸块的第一芯片以及不带凸块的第二芯片，于所述第二芯片表面形成第一介质层，并于所述第一介质层中制备出通孔；步骤2)，提供一表面形成有粘合层的载体，并将第一芯片及第二芯片粘合于所述粘合层；步骤3)，对第一芯片以及第二芯片进行封装，且封装后露出有第一芯片的凸块以及第二芯片表面第一介质层中的通孔；步骤4)，沉积覆盖第一芯片及第二芯片的第二介质层，于第一芯片的各凸块处以及第二芯片的通孔处打开窗口；步骤5)，基于所述窗口制作金属布线层，实现第一芯片以及第二芯片的电性引出，并实现第一芯片以及第二芯片之间的互连；步骤6)，于所述金属布线层上制作凸块下金属层以及微凸点。

作为本发明的扇出型芯片的封装方法的一种优选方案，还包括步骤7)，去除所述载体以及粘合层。

优选地，所述载体包括玻璃、透明半导体材料、以及透明聚合物中的一种。

优选地，所述粘合层包括UV粘合胶，步骤7)中，采用曝光方法使所述UV粘合胶降低黏性，以实现其与塑封材料的分离。

作为本发明的扇出型芯片的封装方法的一种优选方案，步骤1)于所述第一介质层中制备出通孔后，还包括于所述第一介质层表面粘合胶带进行保护的步骤；步骤3)进行封装后，还包括将所述胶带去除的步骤。

作为本发明的扇出型芯片的封装方法的一种优选方案，所述第一介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。