[发明专利]一种容错目录高速缓存控制器

权利要求书

1.一种容错目录高速缓存控制器，其特征在于，包括4个完全相同的目录缓存体DCB模块、1个目录访问旁路DAP模块、1个目录访问交叉开关DAX模块、1个访存交叉开关MAX模块与1个配置寄存器；4个目录缓存体分别记为第零目录缓存体DCB₀、第一目录缓存体DCB₁、第二目录缓存体DCB₂和第三目录缓存体DCB₃；

目录访问交叉开关DAX与外部接口通过请求报文信号与读返回报文信号连接，与DCB₀、DCB₁、DCB₂、DCB₃、DAP通过请求报文信号与读返回报文信号连接，与配置寄存器通过4位的配置位相连；

访存交叉开关MAX与外部接口通过请求报文与读返回报文连接，与DCB₀、DCB₁、DCB₂、DCB₃、DAP通过请求报文信号与读返回报文信号连接，与配置寄存器通过配置位相连；

配置寄存器是一个寄存器，与目录访问交叉开关DAX、访存交叉开关MAX、DCB₀、DCB₁、DCB₂、DCB₃、DAP通过配置位相连；通过配置寄存器，配置DAX、MAX、DCB的工作模式；

目录访问旁路DAP模块是一个有限状态机，与目录访问交叉开关DAX通过请求报文与读返回报文连接，与访存交叉开关MAX通过请求报文与读返回报文信号连接，与配置寄存器通过配置位相连；

DCB₀、DCB₁、DCB₂、DCB₃的结构与连接关系完全相同；DCB_i与目录访问交叉开关DAX通过请求报文与读返回报文连接，与访存交叉开关MAX通过请求报文与读返回报文信号连接，与配置寄存器通过配置位相连，i为整数，0≤i≤3。

2.如权利要求1所述的一种容错目录高速缓存控制器，其特征在于，所述访存交叉开关MAX包含两部分：写交叉开关WR Xbar和读交叉开关RD Xbar；写交叉开关由4个DCB主模块、DAP主模块和c个存控MC从模块构成；4个目录缓存体主模块的功能、结构、连接关系完全相同，分别记为DCB₀主模块、DCB₁主模块、DCB₂主模块和DCB₃主模块；c个MC从模块的功能、结构、连接关系完全相同，分别记为MC₀从模块、MC₁从模块、…、MC_j从模块、…、MC_c-1从模块，c、j均为整数，在实际设计中可以通过简单的结构复制来扩展到更多的存控从模块，0≤j≤c-1；

DCB_i主模块与第i目录缓存体DCB_i、MC₀从模块、MC₁从模块、…、MC_j从模块、…、MC_c-1从模块相连；DCB_i主模块从第i目录缓存体DCB_i接收DCB_i请求报文信号，根据请求报文中地址第[log₂n-1:0]位将DCB_i请求报文发送到相应的MC从模块；DCB_i主模块包括2个子模块：第i报文FIFO、第i仲裁请求生成逻辑；第i报文FIFO深度为H，H为正整数，用于缓冲从DCB_i接收的DCB_i请求报文中的报文，包括操作类型、读ID、访问地址和写目录位域，读指针和写指针标识读出和写入数据的位置，由判满和判空逻辑进行流控；第i仲裁请求逻辑根据报文FIFO非空，发出请求信号到MC_j从模块的第j Round-robin仲裁器，当接收到来自第j Round-robin仲裁器的授权信号时，将第i报文FIFO中读指针指示的报文，发往MC_j从模块中的第j报文栈存逻辑；第j Round-robin仲裁器采用典型的轮转调度(Round-robin)仲裁策略；

DAP主模块的内部结构和功能与DCB_i主模块完全相同；DAP主模块与目录访问旁路DAP、MC₀从模块、MC₁从模块、…、MC_j从模块、…、MC_c-1从模块相连；DAP主模块从目录访问旁路DAP接收请求报文，根据请求报文中的地址第[log₂n-1:0]位将DAP请求报文发送到相应的MC从模块；

MC_j从模块与DCB₀主模块、DCB₁主模块、DCB₂主模块、DCB₃主模块、DAP主模块和外部存储控制器相连；MC_j接收来自DCB_i主模块的请求报文，接收来自DAP主模块的请求报文，将请求报文转换为与存储控制器匹配的请求报文，然后发送给外部访存控制器；

MC_j从模块包括第j Round-robin仲裁器和第j报文栈存逻辑；第j Round-robin仲裁器是一个采用标准的Round-robin仲裁算法实现的硬件逻辑模块，Round-robin仲裁算法是一种典型的公平仲裁策略，反复轮询5个请求源：DCB₀请求、DCB₁请求、DCB₂请求、DCB₃请求、DAP请求，当循环到某个请求源时，发现有请求信号到达，那么就向该请求源发送授权信号，而后继续轮询下一个请求源；第j报文栈存逻辑是由寄存器构成，接收来自报文FIFO的请求报文，将其寄存一栈后，发送到外部存储控制器；

读交叉开关由4个DCB从模块、1个DAP从模块和c个MC主模块构成；4个DCB从模块的功能、结构、连接关系完全相同，分别记为DCB₀从模块、DCB₁从模块、DCB₂从模块和DCB₃从模块；c个MC主模块的功能、结构、连接关系完全相同，分别记为MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块；因此，读交叉开关的主模块包括c个：MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块，其主要功能是根据报文中的读ID，将存储控制器返回的读报文，路由到对应的从模块；从模块包括5个：DCB₀从模块、DCB₁从模块、DCB₂从模块、DCB₃从模块和DAP从模块；

MC_j主模块与DCB₀从模块、DCB₁从模块、DCB₂从模块、DCB₃从模块、DAP从模块和外部存储控制器相连；MC_j主模块从外部存储控制器接收读返回报文，根据报文中的读ID，将存储控制器返回的读返回报文，发送到对应的从模块；MC_j主模块由第j报文FIFO、第j仲裁请求生成逻辑与第j读ID判别逻辑三个子模块组成；第j报文FIFO与DCB₀从模块、DCB₁从模块、DCB₂从模块、DCB₃从模块、DAP从模块中的报文栈存逻辑、以及外部存储控制器相连，其实现逻辑与写交叉开关中报文FIFO一样，报文FIFO缓冲来自存储控制器返回的读返回报文，读指针和写指针标识读出和写入数据的位置，由判满和判空逻辑进行流控，当判空逻辑结果为报文FIFO非空时，第j仲裁请求生成逻辑向第i Round-robin仲裁器发送请求信号请求进行仲裁，如果从第i Round-robin仲裁器接收到授权信号，第j报文FIFO的控制逻辑控制将第j报文FIFO中读指针指示的MC_j读报文，发往对应DCB_i主模块中的第i报文栈存逻辑；第j读ID判别逻辑根据存储控制器返回报文中的读ID，识别所述读报文中的数据当初是由哪个请求源申请的，而后将数据发往对应的从模块；当DCB配置为5×1工作模式时，5个从模块都可以正常接收数据，由第j读ID判别逻辑来分发数据；当DCB配置为1×1工作模式时，只向预先设定的某个从模块发送数据；

DCB_i从模块与第i目录缓存体DCB_i、MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块相连；DCB_i从模块从MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块接收读返回报文，然后发送给第i目录缓存体DCB_i；DCB_i从模块由第i Round-robin仲裁器与第i报文栈存逻辑组成，这两个子模块的逻辑实现与写交叉开关中的Round-robin仲裁器与报文栈存逻辑相同；

DAP从模块的内部结构和功能与DCB_i从模块完全相同；DAP从模块与目录访问旁路DAP、MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块相连；DAP主模块从从MC₀主模块、MC₁主模块、…、MC_j主模块、…、MC_c-1主模块接收读返回报文，然后发送给目录访问旁路DAP。