[发明专利]一种薄硅层SOI基横向绝缘栅双极型晶体管及其制造方法

说明书

本发明公开了一种薄硅层SOI基横向绝缘栅双极型晶体管及其制造方法，所述横向绝缘栅双极型晶体管以薄硅层SOI基作为衬底，采用浅槽隔离和阳极浮空缓冲区的设计结构。这种新型薄硅层SOI基横向绝缘栅双极型晶体管在保证器件较小的关断时间的前提下，可以消除器件导通时的负阻效应，提高器件的工作稳定性；此外，该器件采用的浅槽隔离和阳极浮空缓冲区的设计结构可以采用集成电路制造工艺的浅槽隔离工艺实现，并且这种设计还可以减小器件的横向尺寸，提高电流导通能力。

技术领域

本发明涉及半导体电力电子器件技术领域中的SOI基电导调制型高压功率器件，具体是一种薄硅层SOI基横向绝缘栅双极型晶体管。

背景技术

以绝缘体上硅(SOI：Silicon On Insulator)为衬底材料制作的横向绝缘栅双极型晶体管(LIGBT：Lateral Insulated Gate Bipolar Transistor)，简称SOI-LIGBT，尤其是薄硅层SOI-LIGBT，是SOI高压集成电路的一个关键组成部分，它具有驱动简单，电流能力大，易于集成的优点，但是其关断速度远比横向双扩散金属-氧化物-半导体效应晶体管(LDMOS，Lateral Double-diffused MOSFET)的关断速度慢，导致其开关损耗较大，这影响了SOI横向绝缘栅双极性晶体管在功率集成电路中的应用。

提高薄硅层SOI-LIGBT器件关断速度从而减小开关损耗的方法主要有三类：

一是降低漂移区内非平衡载流子的寿命，增加复合速率，以提高关断速度。事实上降低漂移区内非平衡载流子寿命的同时，其非平衡载流子总数也会减小，这将导致导通电阻增大，所以这种方法存在折衷的问题；

二是控制从阳极到漂移区的少数载流子注入水平，以达到导通电阻和关断时间的折衷；

三是在阳极区提供非平衡载流子抽出通道，在关断时迅速减少漂移区内非平衡载流子的总数，以提高器件的关断速度。非平衡载流子抽出通道的结构通常会影响少数载流子注入效率，即影响导通时漂移区内非平衡载流子总数，从而影响导通电阻。并且，在器件正向开启过程中，由于载流子从LDMOS导通模式向LIGBT导通模式的转换，导通过程中容易出现负阻效应。

本专利所提供的新结构器件属于上述提高薄硅层SOI-LIGBT器件关断速度方法中的第三类，通过提供新颖的阳极区非平衡载流子抽出通道来减小关断过程的损耗、优化导通电阻和关断时间之间的约束关系，完全消除正向导通过程中的负阻效应，从而达到减小器件工作期间总损耗、提高器件工作稳定性的目的。

针对通过在阳极区提供非平衡载流子抽出通道来提高薄硅层SOI-LIGBT器件关断速度的方法，由于顶层硅非常薄(典型厚度约1～2um)，难以实现复杂的器件结构设计，现有技术中比较典型的器件结构包括常规阳极短路结构、分离阳极结构、介质隔离阳极短路结构、阳极抬高介质隔离短路结构等。现有结构中要么加工工艺复杂，要么需要较大的额外面积。

发明内容

本发明的目的是解决现有技术中，加工工艺复杂，需要较大的额外面积，器件正向导通能力弱等问题。

为实现本发明目的而采用的技术方案是这样的，一种薄硅层SOI基横向绝缘栅双极型晶体管，其特征在于：包括第二导电类型衬底层、绝缘介质层、第二导电类型阴极阱区、重掺杂第一导电类型阴极区、重掺杂第二导电类型阴极区、阴极接触区、栅极接触区、栅极介质层、第一导电类型漂移区、第一导电类型阳极缓冲区、重掺杂第二导电类型阳极区、阳极接触区、重掺杂第一导电类型阳极区、浅槽隔离区、第二导电类型浮空区和第一导电类型阳极阱区。

所述绝缘介质层覆盖于第二导电类型衬底层之上。

所述第二导电类型阴极阱区、第一导电类型漂移区、第一导电类型阳极缓冲区和第一导电类型阳极阱区，均覆盖于绝缘介质层之上。

所述重掺杂第一导电类型阳极区和浅槽隔离区覆盖于第一导电类型阳极阱区之上。