[发明专利]存储器元件及其制造方法

说明书

本发明提供一种存储器元件及其制造方法，其中，存储器元件包括：衬底、至少两个堆叠结构、导体结构以及凹陷结构。堆叠结构位于衬底上。导体结构位于堆叠结构之间。凹陷结构位于导体结构上。凹陷结构的底面至少低于堆叠结构的顶面。因此，本发明可解决字线漏电、位线短路以及高温数据保持不佳的问题，可减少工艺成本并提升产品良率。

技术领域

本发明涉及一种半导体元件及其制造方法，尤其涉及一种存储器元件及其制造方法。

背景技术

随着科技日新月异，提高存储器元件的积集度且缩小关键尺寸已然逐渐成为一种趋势。在此趋势下，存储器元件常遭遇字线漏电(WL leakage)、位线短路(BL short)以及高温数据保持(high-temperature data retention，HTDR)不佳的问题。

举例来说，如图1所示，在字线12之间形成源极结构34时，由于源极结构34的顶部关键尺寸大于其底部关键尺寸，其导致源极结构34的侧壁容易形成尖角10。所述尖角10的尖端往字线12方向突出，其容易产生漏电流，进而导致字线漏电问题产生。另外，位线之间的介电层上的钛金属残留或金属氧化物颗粒也容易导致位线短路的问题。

发明内容

本发明提供一种具有凹陷结构的存储器元件及其制造方法，其可解决字线漏电、位线短路以及高温数据保持不佳的问题。

本发明提供一种具有凹陷结构的存储器元件及其制造方法，其可减少工艺成本并提升产品良率。

本发明提供一种存储器元件包括：衬底、至少两个堆叠结构、导体结构以及凹陷结构。堆叠结构位于衬底上。导体结构位于堆叠结构之间。凹陷结构位于导体结构上。凹陷结构的底面至少低于堆叠结构的顶面。

在本发明的一实施例中，所述凹陷结构的顶面至底面的厚度介于80nm至120nm之间。

在本发明的一实施例中，所述存储器元件，还包括：两个顶盖层以及间隙壁。顶盖层分别位于堆叠结构上。间隙壁位于堆叠结构与导体结构之间。

在本发明的一实施例中，所述凹陷结构的顶面与顶盖层的顶面为共平面。

在本发明的一实施例中，所述凹陷结构至少暴露出间隙壁的表面。

在本发明的一实施例中，各所述顶盖层的厚度介于30nm至70nm之间。

在本发明的一实施例中，各所述堆叠结构依序包括穿隧介电层、浮置栅极、栅间介电层、控制栅极以及介电层。

在本发明的一实施例中，凹陷结构的底面高于控制栅极的顶面。

在本发明的一实施例中，所述凹陷结构的形状为半圆形、矩形或其组合。

在本发明的一实施例中，所述凹陷结构包括单层结构、两层结构或多层结构。

在本发明的一实施例中，所述凹陷结构的材料包括氮化硅、氧化硅或其组合。

在本发明的一实施例中，所述导体结构为源极结构。

在本发明的一实施例中，所述存储器元件还包括金属内连线，位于凹陷结构上。

本发明提供一种存储器元件的制造方法，其步骤如下。于衬底上形成至少两个堆叠结构。于堆叠结构上分别形成两个顶盖层。于堆叠结构之间形成导体结构。于堆叠结构与导体结构之间形成间隙壁。于导体结构上形成凹陷结构。凹陷结构的底面至少低于堆叠结构的顶面。

在本发明的一实施例中，形成所述导体结构的步骤如下。于衬底上形成导体材料层。导体材料层填入堆叠结构之间的空间且覆盖顶盖层的表面。进行平坦化工艺，以移除部分导体材料层与部分顶盖层。

在本发明的一实施例中，所述平坦化工艺包括化学机械研磨(CMP)工艺、回蚀刻工艺或其组合。