[发明专利]存储器元件及其制造方法有效
申请号: | 201610033445.9 | 申请日: | 2016-01-19 |
公开(公告)号: | CN106992178B | 公开(公告)日: | 2020-07-14 |
发明(设计)人: | 庄哲辅;廖修汉;蔡耀庭 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517;H01L27/11521 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 元件 及其 制造 方法 | ||
1.一种存储器元件,其特征在于,包括:
多个第一导体结构,位于衬底上,且沿着第一方向与第二方向排列,所述第一方向垂直于所述第二方向;
第二导体结构,与所述多个第一导体结构沿着所述第二方向相互排列;
多个堆叠结构,位于所述衬底上,且每一所述堆叠结构位于沿着所述第二方向相互排列的所述多个第一导体结构与所述第二导体结构之间;
第一介电层,位于沿着所述第一方向排列的相邻所述多个第一导体结构之间,且所述第一介电层的顶面低于所述多个第一导体结构的顶面;
凹陷开口,位于所述第二导体结构上,其中所述凹陷开口的底面至少低于所述多个堆叠结构的顶面;以及
至少一介电材料层,位于所述凹陷开口中,以构成凹陷结构。
2.根据权利要求1所述的存储器元件,其特征在于,所述凹陷结构的顶面至所述底面的厚度介于80nm至120nm之间。
3.根据权利要求1所述的存储器元件,其特征在于,还包括:
顶盖层,位于所述多个堆叠结构上;
间隙壁,位于所述多个堆叠结构与所述第二导体结构之间。
4.根据权利要求3所述的存储器元件,其特征在于,所述凹陷结构的顶面与所述顶盖层的顶面为共平面。
5.根据权利要求3所述的存储器元件,其特征在于,所述凹陷结构至少暴露出所述间隙壁的表面。
6.根据权利要求3所述的存储器元件,其特征在于,各所述顶盖层的厚度介于30nm至70nm之间。
7.根据权利要求1所述的存储器元件,其特征在于,各所述堆叠结构依序包括穿隧介电层、浮置栅极、栅间介电层、控制栅极以及第二介电层。
8.根据权利要求7所述的存储器元件,其特征在于,所述凹陷结构的所述底面高于所述控制栅极的顶面。
9.根据权利要求1所述的存储器元件,其特征在于,所述凹陷结构的形状为半圆形、矩形或其组合。
10.根据权利要求1所述的存储器元件,其特征在于,所述凹陷结构包括单层结构、两层结构或多层结构。
11.根据权利要求1所述的存储器元件,其特征在于,所述凹陷结构的材料包括氮化硅、氧化硅或其组合。
12.根据权利要求1所述的存储器元件,其特征在于,所述多个第一导体结构为漏极结构,所述第二导体结构为源极结构。
13.根据权利要求1所述的存储器元件,其特征在于,还包括金属内连线,位于所述凹陷结构上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610033445.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:防止闪存单元控制栅极空洞的工艺制造方法
- 下一篇:半导体装置及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的