[发明专利]用于测试SRAM周期时间的电路及方法

权利要求书

1.一种用于测试SRAM周期时间的电路，其特征在于，包括信号产生电路，所述信号产生电路包括用于向所述SRAM提供测试所需的地址信号的地址循环移位寄存器、用于向所述SRAM提供测试所需的数据信号的数据循环移位寄存器、以及用于向所述SRAM提供测试所需的控制信号的控制循环移位寄存器，每个循环移位寄存器为串入串出的单向循环移位寄存器,均具有串行输入端、串行输出端、时钟脉冲输入端、设置端以及复位端，且每个循环移位寄存器的串行输出端连接该循环移位寄存器的串行输入端以及所述SRAM上相应的信号输入端；每个循环移位寄存器中具有预先配置的初始值，且在给定一个SRAM的周期时间测试值，并向每个循环移位寄存器的时钟脉冲输入端输入相应的时钟脉冲信号后，每个循环移位寄存器在所述时钟脉冲信号的控制下进行移位输出，所述地址循环移位寄存器的串行输出端依次为所述SRAM提供不同的地址信号，所述数据循环移位寄存器的串行输出端依次为所述SRAM提供不同的数据信号，所述控制循环移位寄存器的串行输出端依次为所述SRAM提供不同的控制信号。

2.如权利要求1所述的电路，其特征在于，所述循环移位寄存器由多个触发器互相串接而成，且每个触发器具有一信号输入端、一信号输出端、一时钟脉冲输入端、一设置端及一复位端，所述多个触发器中的第一位触发器的信号输入端为该循环移位寄存器的串行输入端，最后一位触发器的信号输出端为该循环移位寄存器的串行输出端，且所述最后一位触发器的信号输出端分别与所述第一位触发器的信号输入端以及所述SRAM上相应的信号输入端相连接。

3.如权利要求2所述的电路，其特征在于，所述触发器的数量为与所述SRAM中待测试的存储单元的数量相同。

4.如权利要求3所述的电路，其特征在于，所述触发器的数量为4个或者4个以上。

5.如权利要求3所述的电路，其特征在于，所述触发器为RS触发器、JK触发器或D触发器。

6.如权利要求3所述的电路，其特征在于，所述地址循环移位寄存器的串行输出端输出的地址信号所对应的所述SRAM的存储单元包括所述SRAM的存储阵列中的第一列的第一个存储单元、第一列的最后一个存储单元、最后一列的第一个存储单元以及最后一列的最后一个存储单元。

7.如权利要求6所述的电路，其特征在于，所述地址循环移位寄存器的串行输出端输出的地址信号所对应的所述SRAM的存储单元还包括位于所述SRAM的存储阵列的中心的存储单元。

8.如权利要求1所述的电路，其特征在于，所述周期时间为读周期、写周期、读写周期或访问周期。

9.如权利要求1所述的电路，其特征在于，所述SRAM包括地址信号输入端、写使能信号输入端、片选使能信号输入端、时钟信号输入端、数据输入端和数据输出端，所述地址信号输入端连接所述地址循环移位寄存器的串行输出端，所述数据输入端连接所述数据循环移位寄存器的串行输出端，所述时钟信号输入端与每个循环移位寄存器的时钟脉冲输入端接收相同的时钟脉冲信号，以保持同步。

10.如权利要求9所述的电路，其特征在于，所述控制循环移位寄存器包括两组：一组控制循环移位寄存器的串行输出端连接所述SRAM的写使能信号输入端，并向所述SRAM输入写使能信号，另一组控制循环移位寄存器的串行输出端连接所述SRAM的片选使能信号输入端，并向所述SRAM输入片选使能信号。