[发明专利]一种高k氧化镱介电薄膜的制备方法及其在薄膜晶体管中的应用

说明书

技术领域

本发明涉及半导体薄膜晶体管制备技术领域，涉及一种基于绿色 环保”水性溶胶”的薄膜晶体管的制备方法，特别是一种以水性超薄氧 化镱(Yb₂O₃)为高k介电层、水性氧化铟(In₂O₃)为半导体沟道层的 薄膜晶体管的制备方法。

背景技术

近年来，薄膜晶体管(ThinFilmTransistor,TFT)在有源矩阵驱 动液晶显示器件(ActiveMatrixLiquidCrystalDisplay,AMLCD)中 发挥了重要作用。从低温非晶硅TFT到高温多晶硅TFT，技术越来 越成熟，应用对象也从只能驱动LCD(LiquidCrystalDisplay)发展到 既可以驱动LCD又可以驱动OLED(OrganicLightEmittingDisplay)、 甚至电子纸。TFT在过去的十多年中已经成为平板显示行业的核心部 件，每台显示器都集成了数百万甚至上亿个TFT器件。随着大规模 集成电路的发展，作为硅基集成电路核心器件的TFT的特征尺寸一 直不断减小，其减小规律遵循摩尔定律。这种缩减的结果不仅可以增 加器件密度，降低单位成本，更重要的是其每次开关操作所消耗的功 率也随之减少(IBMJournalofResearchandDevelopment,43245, 1999)。当超大规模集成电路的特征尺寸小于0.1μm时，二氧化硅 (SiO₂)介电层的厚度必须小于1.5nm，因此很难控制SiO₂薄膜的针 孔密度，从而导致较大的漏电流。研究表明SiO₂厚度由3.5nm减至 1.5nm时栅极漏电流由10^-12A/cm²增大到10A/cm²(IEEEElectron DeviceLetters,18209,1997)。较大的漏电流会引起高功耗及相应的散 热问题，这对于器件集成度、可靠性和寿命都造成不利的影响。目前， 在集成电路工艺中广泛采用高介电常数(高k)栅介电材料来增大电 容密度和减少栅极漏电流，高k材料因其大的介电常数，在与SiO₂具有相同等效栅氧化层厚度(EOT)的情况下，其实际厚度比SiO₂大 的多，从而解决了SiO₂因接近物理厚度极限而产生的量子遂穿效应 (JournalofAppliedPhysics,895243，2001)。因此制备新型、高性能 高k材料替代SiO₂成为实现大规模集成电路的首要任务。