[发明专利]一种半导体静态电流的测试器件及测试方法

权利要求书

1.一种半导体静态电流的测试器件，其特征在于，所述测试器件包括多个串联的测量结构，其中，所述测量结构包括：

衬底，所述衬底上设置有多对成对设置的源极和漏极；栅极，每一成对设置的源极和漏极中间区域处的衬底表面设置有一个所述栅极，且每一所述栅极与所述成对设置的源极和漏极相接触，构成一金属-氧化物-半导体MOS结构；其中，

每一MOS结构的源极均通过第一连接线与一源极电压输入端连接；

多个MOS结构中，每一第一MOS结构的栅极与衬底均通过第二连接线与一衬底电压输入端连接，其中，第一MOS结构为两个；

多个MOS结构中，每一第一MOS结构的漏极通过第三连接线相连接；

多个MOS结构中，每一第二MOS结构的栅极通过第四连接线均与一栅极电压输入端连接，其中所述第二MOS结构为多个MOS结构中除所述第一MOS结构之外的MOS结构；

多个MOS结构中，每一第二MOS结构的漏极通过第五连接线均与一漏极电压输入端连接，且所述第三连接线和所述第五连接线之间设置有一开关，当所述开关处于闭合状态时，所述第一MOS结构的漏极和所述第二MOS结构的漏极均与所述漏极电压输入端连接。

2.根据权利要求1所述的半导体静态电流的测试器件，其特征在于，所述衬底上设置有至少4对成对设置的源极和漏极。

3.根据权利要求1所述的半导体静态电流的测试器件，其特征在于，所述衬底上还设置有两个导电体，所述导电体的导电性能与所述源极和漏极的导电性能相反，其中，所述每一第一MOS结构的栅极分别通过第二连接线与一导电体连接，且每一第一MOS结构的栅极和导电体均与所述衬底电压输入端连接。

4.一种采用权利要求1或2或3所述测试器件进行半导体静态电流测试的测试方法，其特征在于，所述测试方法包括：

设置开关为打开状态时，向所述源极电压输入端、衬底电压输入端、栅极电压输入端和漏极电压输入端输入的输入电压，使所述第二MOS结构呈导通状态；

根据所述输入电压，采集所述开关为打开状态时，第三连接线和第五连接线上的电流，获得第一电流总值；

根据所述输入电压，采集所述开关为闭合状态时，第三连接线和第五连接线上的电流，获得第二电流总值；

根据所述第一电流总值和所述第二电流总值，计算所述第一电流总值和第二电流总值的电流差值；

根据所述电流差值，得出静态电流测试结果。

5.根据权利要求4所述的测试方法，其特征在于，当所述MOS结构为NMOS结构时，所述设置开关为打开状态时，向所述源极电压输入端、衬底电压输入端、栅极电压输入端和漏极电压输入端输入的输入电压的步骤中，

将向所述源极电压输入端和衬底电压输入端输入的输入电压设置为0V电压；

将向所述栅极电压输入端输入的输入电压设置为大于NMOS结构导通电压的第一输入电压；

将向所述漏极电压输入端输入的输入电压设置为大于第一输入电压的第二输入电压。

6.根据权利要求4所述的测试方法，其特征在于，当所述MOS结构为PMOS结构时，所述设置开关为打开状态时，向所述源极电压输入端、衬底电压输入端、栅极电压输入端和漏极电压输入端输入的输入电压的步骤中，

将向所述源极电压输入端和衬底电压输入端输入的输入电压设置为0V电压；

将向所述栅极电压输入端输入的输入电压设置为小于PMOS结构导通电压的第三输入电压；

将向所述漏极电压输入端输入的输入电压设置为小于第三输入电压的第四输入电压。

7.根据权利要求4所述的测试方法，其特征在于，当所述MOS结构为NMOS结构时，所述根据所述电流差值，得出静态电流测试结果，具体包括：

判断所述电流差值是否大于零；

若所述电流差值大于零，则所述测试器件存在静态电流漏电问题；

若所述电流差值小于等于零，则所述测试器件不存在静态电流漏电问题。

8.根据权利要求4所述的测试方法，其特征在于，当所述MOS结构为PMOS结构时，所述根据所述电流差值，得出静态电流测试结果，具体包括：

判断电流差值是否小于零；

若所述电流差值小于零，则所述测试器件存在静态电流漏电问题；

若所述电流差值大于等于零，则所述测试器件不存在静态电流漏电问题。