[发明专利]薄膜晶体管及其制造方法

说明书

本发明提供了一种薄膜晶体管及其制造方法，该薄膜晶体管包括栅极、覆盖栅极的绝缘层、配置于绝缘层上的第一半导体图案、配置于第一半导体图案上的第二半导体图案、配置于第二半导体图案上的蚀刻阻挡图案、源极与漏极。第一半导体图案具有通道区、第一源极区及第一漏极区。第二半导体图案具有抑制区、第二源极区及第二漏极区。抑制区、第二源极区及第二漏极区分别与通道区、第一源极区及第一漏极区重叠。通道区的阻值为R1。抑制区的阻值为R2。第二源极区的阻值及第二漏极区的阻值为R3。第一源极区的阻值及第一漏极区的阻值为R4。R2>R1>R3≧R4。本发明能提升栅极对电流的控制能力，而不易发生现有技术中起始电压偏移过大的问题，使薄膜晶体管性能佳。

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种薄膜晶体管及其制造方法。

背景技术

显示面板包括像素阵列基板、对向基板以及设置于对向基板与像素阵列基板之间的显示介质。像素阵列基板包括多条扫描线、多条数据线、多个薄膜晶体管以及与薄膜晶体管电连接的多个像素电极。薄膜晶体管包括栅极、覆盖栅极的栅绝缘层、配置于栅绝缘层上方的半导体图案以及分别与半导体图案两侧电连接的源极与漏极。为了防止在形成源极、漏极的过程中半导体图案受损，薄膜晶体管还可包括设置在源极与半导体图案之间和漏极与半导体图案之间的蚀刻阻挡层。

当显示面板的面积变大时，数据线与扫描线的长度也随之变长。数据线与扫描线的长度变长时，数据线与扫描线的阻值也跟着变大，而不利于显示面板的驱动。此时，制造者需将数据线与扫描线的厚度加大，以补偿因其长度变长而增加的阻值。一般而言，薄膜晶体管的栅极与扫描线是属于同一膜层。换言之，薄膜晶体管的栅极与扫描线是一起制作的。因此，当扫描线的厚度加大时，栅极也跟着加大。为了良好地覆盖栅极，栅绝缘层的厚度也需加大。然而，随着栅绝缘层的厚度增加，栅极与半导体图案之间的距离也变大，而不利于栅极控制在半导体图案中传递的电流。更进一步地说，若栅极对所述电流的控制能力不佳，当源极与漏极之间的电压差改变时，薄膜晶体管的起始电压也会随之产生偏移过大的问题。

发明内容

本发明提供一种薄膜晶体管，其性能佳。

本发明提供一种薄膜晶体管的制造方法，其可制造出性能佳的薄膜晶体管。

本发明的薄膜晶体管，包括栅极、绝缘层、第一半导体图案、第二半导体图案、蚀刻阻挡图案源极以及漏极。绝缘层覆盖栅极。第一半导体图案配置于绝缘层上。第一半导体图案具有通道区、第一源极区以及第一漏极区。第一源极区与第一漏极区分别位于通道区的相对两侧。第二半导体图案配置于第一半导体图案上。第二半导体图案具有分别与通道区、第一源极区、第一漏极区重叠的抑制区、第二源极区以及第二漏极区。蚀刻阻挡图案配置于第二半导体图案上。源极与漏极覆盖部分的蚀刻阻挡图案。源极与第一半导体图案的第一源极区以及第二半导体图案的第二源极区电连接。漏极与第一半导体图案的第一漏极区以及第二半导体图案的第二漏极区电连接。通道区的阻值为R1。抑制区的阻值为R2。第二源极区的阻值及第二漏极区的阻值为R3。第一源极区的阻值及第一漏极区的阻值为R4。R2>R1>R3≧R4。