[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。包括步骤：提供半导体衬底，在半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至半导体衬底中的浅沟槽隔离结构；回蚀刻去除浅沟槽隔离结构中的部分隔离材料，以形成凹槽，露出浮栅结构的部分侧壁；对凹槽中暴露的浅沟槽隔离结构中的隔离材料进行离子注入，以在浅沟槽隔离结构的隔离材料中形成具有较高湿法蚀刻速率的离子注入层，其中，离子注入层的湿法蚀刻速率大于隔离材料的湿法蚀刻速率；进行湿法清洗，以去除离子注入层。本发明的方法提高了湿法蚀刻对于氧化物的蚀刻速率，有效去除了残留于浮栅结构侧壁上的氧化物，提高了器件的良率和性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到了广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。

在所述NAND闪存制备过程中，首先形成浮栅结构以及位于所述浮栅结构之间的浅沟槽隔离结构，然后执行存储单元打开(cell open,COPEN)的步骤，所述COPEN步骤包括：干法蚀刻去除部分所述浅沟槽隔离结构中的氧化物，以露出所述浮栅结构的部分侧壁，以及ONO介质层沉积前的预清洗，以便后续制备的ONO介质层和控制栅极能和所述浮栅结构形成稳定的接触，避免由于器件尺寸减小引起接触不稳定的情况。

然而当NAND闪存单元的尺寸缩小到2Xnm以下时，COPEN步骤总是遭遇氧化物在浮栅的侧壁上残留的问题，如图1中左图所示，氧化物残留的存在对控制栅极和浮栅之间的接触造成负面影响，造成上述问题的主要原因是：单元有源区AA与单元有源区AA之间的间隔太小，使得蚀刻不能腐蚀侧壁上所有的氧化物，而对于3Xnm NAND很少遇到这些问题，如图1中右图所示。

现有的COPEN制程中执行干法蚀刻工艺时，产生大量的聚合物保护浮栅的侧壁免于受到损伤，在ONO介电层沉积前，往往通过稀释的氢氟酸(DHF)预清洗去除浮栅表面上的自然氧化层，然而对于现有的2XnmNAND闪存，ONO前的预清洗不能完全去除浮栅侧壁上的氧化物。

因此，鉴于上述问题的存在，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有若干浮栅结构，在相邻的所述浮栅结构之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；

回蚀刻去除所述浅沟槽隔离结构中的部分隔离材料，以形成凹槽，露出所述浮栅结构的部分侧壁；

对所述凹槽中暴露的所述浅沟槽隔离结构中的隔离材料进行离子注入，以在所述浅沟槽隔离结构的隔离材料中形成具有较高湿法蚀刻速率的离子注入层，其中，所述离子注入层的湿法蚀刻速率大于所述隔离材料的湿法蚀刻速率；

进行湿法清洗，以去除所述离子注入层。

可选地，所述隔离材料包括氧化物。

可选地，所述离子注入的离子为VA族重金属元素。

可选地，所述离子注入的离子为砷离子。

可选地，所述湿法清洗为软蚀刻。