[发明专利]一种阵列基板及其制作方法、显示装置

说明书

本发明公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够改善因信号延迟导致的显示装置不能正常显示画面的问题。所述阵列基板包括多条相互平行的栅线、位于所述多条栅线所在膜层上的绝缘层、以及位于所述绝缘层上的至少一个第一导电结构，所述绝缘层上设置有对应于所述第一导电结构的至少两个第一过孔，所述第一导电结构通过所述第一过孔与所述栅线电连接。本发明提供的阵列基板可应用于具有大尺寸显示屏幕的显示装置中。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

通常，如图1所示，显示装置的阵列基板包括多条相互平行的栅线1和多条相互平行的数据线2，栅线1和数据线2围成多个像素单元3，在栅线1和数据线2的交叉处设置有薄膜晶体管4，通过控制薄膜晶体管4的导通与断开，可以控制该薄膜晶体管4对应的像素单元3显示画面，进而可控制显示装置显示画面。

现有技术中，如图1所示，使A位置的像素单元3显示画面的过程为：栅线1的驱动信号到达A位置的像素单元3，使A位置的像素单元3对应的薄膜晶体管4导通，与此同时，数据线2的驱动信号也到达A位置的像素单元3，为A位置的像素单元3加载电压，驱动A位置的像素单元3显示画面。

然而，本申请发明人在实际应用过程中发现，如图1所示，由于像素单元3的驱动方式通常为从左向右扫描单条栅线1以及从上向下扫描单条数据线2，而具有大尺寸显示屏幕的显示装置的栅线1比较长，会产生信号延迟，例如：当需要驱动A位置的像素单元3时，由于栅线1的驱动信号的信号延迟，会使栅线1的驱动信号比数据线2的驱动信号晚到达A位置的像素单元3，因而栅线1的驱动信号到达A位置的像素单元3时，数据线2的驱动信号已经经过A位置的像素单元3，导致A位置的像素单元3不能正常显示画面，因而会导致显示装置的显示画面不完整，出现残像。

发明内容

本发明的目的在于提供一种阵列基板及其制作方法、显示装置，可以改善因信号延迟而导致的显示装置不能正常显示画面的问题。

为达到上述目的，本发明采用如下技术方案：

一种阵列基板，包括多条相互平行的栅线、位于所述多条栅线所在膜层上的绝缘层以及位于所述绝缘层上的至少一个第一导电结构，所述绝缘层上设置有对应于所述第一导电结构的至少两个第一过孔，所述第一导电结构通过所述第一过孔与所述栅线电连接。

本发明提供的阵列基板具有如上结构，由于第一导电结构通过至少两个第一过孔与栅线电连接，使得第一导电结构与栅线并联，这相当于为栅线并联一个电阻，因而可减小栅线的电阻值，并且，根据电阻值与信号延时时间的关系式可知，电阻值与信号延迟时间呈正比，因而减小栅线的电阻值可减小栅线的信号延迟时间，使现有技术中部分无法正常显示的像素单元正常显示，与现有技术中无法正常显示的像素单元的数量相比，本发明中无法正常显示的像素单元的数量明显减少，因而可改善显示装置不能正常显示画面的问题。

此外，本发明还提供了一种显示装置，该显示装置包括如上所述的阵列基板。由于显示装置包括阵列基板，因而显示装置具有阵列基板相对于现有技术所具有的优势，在此不再赘述。

此外，本发明还提供了一种阵列基板的制作方法，所述制作方法包括：

形成栅金属层，经过构图工艺形成包括栅线的图形；

在所述栅线所在膜层上形成绝缘层，经过构图工艺在所述绝缘层上形成对应于第一导电结构的至少两个第一过孔；

在所述绝缘层上形成第一导电层，经过构图工艺形成包括所述第一导电结构的图形，其中，所述第一导电结构通过所述第一过孔与所述栅线电连接。

由于上述阵列基板的制作方法与阵列基板相对于现有技术所具有的优势相同，在此不再赘述。

附图说明