[发明专利]阵列基板及其制作方法、检测方法、显示装置

权利要求书

1.一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多 条信号加载线，其特征在于，所述信号加载线与对应数据线的连接处设置有单向导通器件， 以使外部测试信号经所述单向导通器件传递至对应的数据线。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号加载线包括：

与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线； 或

与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。

3.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为栅极和源极连接 的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接， 所述单向导通薄膜晶体管的漏极与所述数据线连接。

4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域 的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为 同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和 漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源 层为同层同材料设置。

5.根据权利要求3所述的阵列基板，其特征在于，所述单向导通薄膜晶体管的漏极通过 导电连接线与所述数据线连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域 的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与 所述像素电极同层设置。

7.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为二极管，所述二 极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域 的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。

9.一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述 数据线对应连接的多条信号加载线，其特征在于，所述方法还包括：

在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所 述单向导通器件传递至对应的数据线。

10.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述信号加载线包 括：

形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加 载线；或

形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加 载线。

11.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件 包括：

形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极 与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。

12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形 成在显示区域的多个开关薄膜晶体管，所述方法具体包括：

通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管 的栅极；

通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体 管的有源层；

通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶 体管的源极和漏极。

13.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述方法还包括：

形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线 连接。

14.根据权利要求13所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形 成在显示区域的多个像素电极，所述方法具体包括：

通过一次构图工艺同时形成所述导电连接线和所述像素电极。