[发明专利]受限且可伸缩的防护帽

说明书

实施例包括一种系统，其包括：第一栅极和第一接触，它们对应于晶体管并且在第一鳍上；第二栅极和第二接触，它们对应于晶体管并且在第二鳍上；与第一和第二接触共线并且在第一和第二接触之间的层间电介质（ILD）；其中（a）第一和第二栅极是共线的并且第一和第二接触是共线的；（b）该ILD包括凹进部，其包括包含氧化物和氮化物中的至少一种的盖层。在本文中描述了其他实施例。

技术领域

本发明的实施例处在半导体器件的领域，并且特别地处在非平面晶体管的领域。

背景技术

FinFET是围绕薄的半导体材料条带（被称为“鳍”）构建的晶体管。晶体管包括标准场效应晶体管（FET）节点/部件：栅极、栅极电介质、源极区和漏极区。器件的导电沟道驻留在栅极电介质下面的鳍的外侧上。具体来说，电流沿着鳍的两个“侧壁”并且沿着鳍的顶侧流动。因为导电沟道基本上沿着鳍的三个不同的外平面区驻留，所以这样的FinFET通常被称为“三栅极” FinFET。存在其他类型的FinFET（诸如“双栅极” FinFET，在其中导电沟道主要仅沿着鳍的两个侧壁驻留而不沿着鳍的顶侧驻留）。

附图说明

根据所附权利要求、一个或多个示例实施例的以下详细描述以及对应的图，本发明的实施例的特征和优点将变得显而易见。在适当考虑的情况下，已经在各图当中重复参考标记以指示对应或相似的元件。

图1（a）-（b）描述常规的移除金属栅极（RMG）处理阶段；

图2（a）-（i）描绘一个实施例中的防护帽（helmet）工艺。图2（j）描绘常规的RMG处理阶段；

图3（a）-（b）描绘一个实施例中的防护帽工艺；

图4描绘一个实施例中的FinFET系统；

图5描绘一个实施例中的FinFET系统；

图6和7描绘包括实施例的系统；以及

图8包括一个实施例中的方法。

具体实施方式

现在将参考绘图，在绘图中相似的结构可以被设有相似的后缀参考标号。为了更清楚地示出各种实施例的结构，包括在本文中的绘图是半导体/电路结构的图解表示。因此，制造的集成电路结构例如在显微照片中的实际外观可能看起来不同，同时仍并入所说明的实施例的要求保护的结构。此外，绘图可能仅仅示出对理解所说明的实施例有用的结构。可以不包括本领域中已知的附加结构以维持绘图的清晰度。例如，没必要示出半导体器件的每个层。“一个实施例”、“各种实施例”等等指示（一个或多个）实施例，因此所描述的可以包括特定特征、结构或特性，但是不是每个实施例都必然包括该特定特征、结构或特性。一些实施例可能具有针对其他实施例描述的特征中的一些、所有或没有一个。“第一”、“第二”、“第三”等等描述共同对象，并且指示正被提到的相似对象的不同实例。这样的形容词不意味着如此描述的对象必须在时间上、在空间上、按排序、或者按任何其他方式处于给定的顺序。“连接的”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或相互作用，但是它们可能或者可能不直接物理或电接触。

转让给美国加利福尼亚州圣克拉拉的英特尔公司的美国专利号9,184,294解决了一种用于使用移除金属栅极（RMG）工艺来形成栅极堆叠的工艺。一般来说，一旦鳍被形成，就可以将牺牲栅极材料沉积在鳍上（中所述鳍在上面提到的专利中描述的实施例中被包覆，但是不一定需要被包覆以仍被认为是RMG工艺）。在某些情况下，可以将牺牲栅极介电材料沉积在鳍上，然后将牺牲栅极材料沉积在牺牲栅极介电材料上。然后可以将所沉积的牺牲栅极材料平面化以移除任何不期望的拓扑和/或过量的牺牲栅极材料。然后可以在牺牲栅材料层上提供硬掩模并对其进行图案化，如通常做的那样，之后是导致牺牲栅极堆叠的形成（图1（a））的蚀刻工艺。