[发明专利]防止过孔穿通的无掩模气隙

说明书

第一刻蚀停止层被沉积在衬底上的绝缘层上的多个导电特征上。第二刻蚀停止层被沉积在导电特征之间的气隙之上。第一刻蚀停止层被刻蚀以形成到导电特征中的至少一个的过孔。

技术领域

如本文所描述的实施例涉及电子器件制造领域，并且特别地涉及集成电路制造。

背景技术

通常，集成电路（IC）是指一组电子器件，例如形成在通常为硅的半导体材料的小芯片上的晶体管。通常，并入IC中的互连结构包含一个或多个层级的金属线，其用以将IC的电子器件彼此连接以及连接到外部连接。层间电介质被放置在IC的金属层级之间用于绝缘。一般地，互连结构的效率取决于每条金属线的电阻和金属线之间生成的耦合电容。通常，为了降低电阻并增加IC性能，使用铜互连结构。

随着IC的尺寸减小，金属线之间的间隔减小。这引起金属线之间的耦合电容的增加。金属线之间的耦合电容的增加对沿着金属线的信号传输具有负面影响。此外，耦合电容的增加会增加集成电路的能量消耗。

减小相邻金属线之间的电容耦合的一种常规技术涉及用低k介电材料替换分开金属线的高k介电材料。减小电容耦合的另一常规技术涉及在相邻金属线之间形成气隙。

常规技术通常不能防止未着陆的过孔（unlanded via）穿通气隙，这导致短路。通常，在常规技术中，沉积阻挡下层互连层中的气隙刻蚀的硬掩模，下一互连层过孔着陆在所述下层互连层的上面。

随着后端互连节距变小，需要被掩蔽以防止气隙刻蚀的区域变得更近。一般地，涉及局部掩蔽掉过孔的常规技术不随节距而缩放。通常，掩模层图案化需要多遍光刻和复杂的光学邻近校正（OPC），这显着增加了制造成本并且降低了产量。

附图说明

通过参考用于说明本发明的实施例的以下描述和附图，可以最佳地理解本发明的实施例。在附图中：

图1示出了根据一个实施例的电子器件的一部分的三维视图。

图2是根据一个实施例的、在将第一牺牲层沉积在多个导电特征上之后的类似于图1的视图。

图3是根据一个实施例的、在去除第一牺牲层材料的第一组分的部分以暴露绝缘层的顶部部分之后的类似于图2的视图。

图4是根据一个实施例的、在绝缘层的被暴露的部分上沉积第二牺牲层之后的类似于图3的视图。

图5是根据一个实施例的、在去除第一牺牲材料层的第二组分的部分以暴露导电特征之后的类似于图4的视图。

图6是根据一个实施例的、在沉积刻蚀停止层（ES1）之后的类似于图5的视图。

图7是根据一个实施例的、在去除第二牺牲层之后的类似于图6的视图。

图8是根据一个实施例的、在去除绝缘层的被暴露的部分以形成气隙之后的类似于图7的视图。

图9A是根据一个实施例的、在将刻蚀停止层（ES2）沉积在气隙之上之后的类似于图8的视图。

图9B是根据一个实施例的、图9A中描绘的电子器件的部分的沿着A-A’轴线的横截面视图。

图10A是根据一个实施例的、在使刻蚀停止层ES2凹陷、沉积密封刻蚀停止层、绝缘层125和硬掩模层以形成下一互连层之后的类似于图9A的视图。

图10B是根据一个实施例的、图10A中描绘的电子器件的部分的沿着B-B’轴线的横截面视图。

图11是根据一个实施例的、在使硬掩模层图案化并且刻蚀绝缘层以形成一个或多个沟槽之后的类似于图10A的视图。

图12A是根据一个实施例的、在使绝缘层图案化并且刻蚀绝缘层以形成过孔之后的类似于图11的视图。图12B是根据一个实施例的、图12A中所描绘的电子器件的部分的沿着C-C’轴线的横截面视图。