[发明专利]半导体装置有效
申请号: | 201580083340.8 | 申请日: | 2015-09-25 |
公开(公告)号: | CN108028284B | 公开(公告)日: | 2021-06-22 |
发明(设计)人: | 藤井秀纪 | 申请(专利权)人: | 三菱电机株式会社 |
主分类号: | H01L29/861 | 分类号: | H01L29/861;H01L29/868 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 何立波;张天舒 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
本说明书所公开的技术能够通过对电导率调制的水平进行调整,从而在恢复动作时抑制载流子的局部集中。半导体装置具有:第1导电型的半导体层(101);第1导电型的第1杂质层(10、10a至10g),其在半导体层的背面局部地扩散,且杂质浓度比半导体层的杂质浓度高;以及第2导电型的多个第2杂质层(12、13),它们在半导体层的表面局部地扩散,第1杂质层在俯视观察时,在第2杂质层彼此之间形成于不与第2杂质层重叠的位置,在半导体层的表面处的第2杂质层彼此之间仅存在半导体层。
技术领域
本说明书所公开的技术涉及半导体装置,特别地涉及在功率半导体装置中使用的PIN二极管。
背景技术
现有的PIN二极管具有:作为阴极层(cathode)的n+型层;n-型层,其形成于n+型层之上;作为阳极(anode)层的p-型层,其局部地形成于n-型层的表层;以及p型层,其相互分离地形成于n-型层的表层,且是在俯视观察时分别将p-型层包围而形成的。
根据上述结构,能够由p-型层和n+型层提高电导率调制(modulation)的水平(level),实现低接通电阻(低Vf)。还公开了如下构造,即,为了对电导率调制的水平进行调整,使作为阳极层的p-型层的杂质浓度和作为阴极层的n+型层的杂质浓度在深度方向上大致恒定(例如,参照专利文献1)。
专利文献1:日本专利第5309360号公报
发明内容
近年来,就主要在功率半导体装置中使用的PIN二极管而言,通过将半导体基板薄化,从而改善了正向电压(Vf)与恢复损耗的折衷关系(trade-off)。但是,由于半导体基板形成得非常薄,因此接通状态下的电导率调制的水平非常高,有时在恢复动作时载流子局部地集中而引起破坏。即,存在安全工作区(SOA:safe operating area)劣化的问题。
另外,为了对特性进行调整而设为低恢复损耗规格、即高正向电压(Vf)规格,需要通过电子束照射等进行寿命控制(life time control)。
本说明书所公开的技术用于解决如上所述的问题,涉及一种半导体装置,该半导体装置无需电子束照射等,也能够通过对电导率调制的水平进行调整,从而在恢复动作时抑制载流子的局部集中。
本说明书所公开的技术的一个方式涉及的半导体装置具有:第1导电型的半导体层;第1导电型的第1杂质层,其在所述半导体层的背面局部地扩散,且杂质浓度比所述半导体层的杂质浓度高;以及第2导电型的多个第2杂质层,它们在所述半导体层的表面局部地扩散,所述第1杂质层在俯视观察时,在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置,在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层。
本说明书所公开的技术的其他方式涉及的半导体装置具有:第1导电型的半导体层;第1导电型的第1杂质层,其在所述半导体层的背面局部地扩散,且杂质浓度比所述半导体层的杂质浓度高;以及第2导电型的多个第2杂质层,它们在所述半导体层的表面局部地扩散,所述第1杂质层在俯视观察时,在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置,在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层,所述第1杂质层仅在单元区域的所述半导体层的背面局部地扩散,该半导体装置还具有:第2导电型的第3杂质层,其在所述半导体层的背面扩散;以及第1导电型的第4杂质层,其在所述半导体层的背面扩散,所述第4杂质层的杂质浓度比所述第1杂质层的杂质浓度低,所述第1杂质层在所述第4杂质层之上局部地扩散,所述第3杂质层在所述第4杂质层之上局部地扩散。
发明的效果
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580083340.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类