[发明专利]半导体装置

说明书

第三伪沟槽(11)在衬底端部的伪单元区域与第一以及第二伪沟槽(9、10)正交。层间绝缘膜(13)使由第一以及第二伪沟槽(9、10)夹持的衬底中央部的伪单元区域的p型扩散层(3、4)与发射极电极(14)绝缘。第三伪沟槽(11)将衬底中央部的伪单元区域的p型扩散层(3、4)、和与发射极电极(14)连接的衬底端部的伪单元区域的p型扩散层(3、4、15)分离。p型阱层(15)在衬底端部设置为比第三伪沟槽(11)深。第三伪沟槽(11)与p型阱层(15)相比设置于衬底中央侧。

技术领域

本发明涉及半导体装置。

背景技术

使用具有栅极沟槽和伪沟槽的电力用半导体装置，其中，该栅极沟槽具有MOS栅极功能，该伪沟槽不具有MOS栅极功能。在上述装置中，将被伪沟槽夹持的伪单元区域与发射极电极的接触仅设置于衬底端部(例如，参照专利文献1)。

专利文献1：日本特开2009-277792号公报

发明内容

通过伪单元区域的空穴蓄积效果能够改善导通电压与通断损耗的折衷关系。但是，由于伪单元区域的电位在衬底端部和衬底中央部不同，因此空穴蓄积效果在衬底端部和衬底中央部不同。由此产生的导通电阻的差诱发衬底内的电流不平衡。

本发明就是为了解决上述课题而提出的，其目的在于得到能够抑制衬底内的电流不平衡的半导体装置。

本发明涉及的半导体装置的特征在于，具有：n型衬底，其具有有源单元区域和伪单元区域；p型扩散层，其设置于所述n型衬底的上表面侧；n型发射极层，其在所述有源单元区域设置于所述p型扩散层之上的一部分；栅极沟槽，其在所述有源单元区域将所述p型扩散层和所述n型发射极层贯穿；第一以及第二伪沟槽，它们在所述伪单元区域将所述p型扩散层贯穿，是在俯视观察时与所述栅极沟槽平行地设置的；第三伪沟槽，其在衬底端部的所述伪单元区域将所述p型扩散层贯穿，与所述第一以及第二伪沟槽正交；发射极电极，其与所述n型发射极层、所述有源单元区域的所述p型扩散层、以及所述衬底端部的所述伪单元区域的所述p型扩散层连接；层间绝缘膜，其使由所述第一以及第二伪沟槽夹持的衬底中央部的所述伪单元区域的所述p型扩散层与所述发射极电极绝缘；p型集电极层，其设置于所述n型衬底的下表面侧；以及集电极电极，其与所述p型集电极层连接，所述第三伪沟槽将所述衬底中央部的所述伪单元区域的所述p型扩散层、和与所述发射极电极连接的所述衬底端部的所述伪单元区域的所述p型扩散层分离，所述p型扩散层在所述衬底端部具有比所述第三伪沟槽深地设置的p型阱层，所述第三伪沟槽与所述p型阱层相比设置于衬底中央侧。

发明的效果

在本发明中，第三伪沟槽将衬底中央部的伪单元区域的p型扩散层、和与发射极电极连接的衬底端部的伪单元区域的p型扩散层分离。另外，第三伪沟槽与p型阱层相比设置于衬底中央侧，因此也不会由于深的p型阱层而损害衬底中央部与衬底端部的分离功能。由此，能够维持空穴的蓄积效果在衬底中央部和衬底端部均等的状态。其结果，不会使导通电压与通断损耗的折衷关系变差，能够抑制衬底内的电流不平衡。

附图说明

图1是表示本发明的实施方式1涉及的半导体装置的斜视图。

图2是表示本发明的实施方式1涉及的半导体装置的剖视图。

图3是表示本发明的实施方式1涉及的半导体装置的衬底的俯视图。

图4是表示本发明的实施方式1涉及的半导体装置的变形例1的斜视图。

图5是表示本发明的实施方式1涉及的半导体装置的变形例2的衬底的俯视图。

图6是表示本发明的实施方式1涉及的半导体装置的变形例3的衬底的俯视图。

图7是表示本发明的实施方式1涉及的半导体装置的变形例4的衬底的俯视图。