[发明专利]用于半导体器件的面积缩放的竖直集成方案和电路元件架构有效
| 申请号： | 201580080106.X | 申请日： | 2015-06-17 |
| 公开（公告）号： | CN107924943B | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | R·米恩德鲁;P·莫罗;R·库马尔;C·E·韦伯;S·金;S·M·塞亚;T·加尼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/8238 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 半导体器件 面积 缩放 竖直 集成 方案 电路 元件 架构 | ||
1.一种反相器结构，包括：
半导体鳍状物，其竖直地分开为上部区域和下部区域；
第一多个栅极结构，其用于控制所述半导体鳍状物的所述上部区域；以及
第二多个栅极结构，其用于控制所述半导体鳍状物的所述下部区域，所述第二多个栅极结构具有与所述第一多个栅极结构的导电类型相反的导电类型，其中，所述第二多个栅极结构与所述第一多个栅极结构隔离，并且不同于所述第一多个栅极结构。
2.根据权利要求1所述的反相器结构，其中，所述鳍状物的所述上部区域和所述鳍状物的所述下部区域由绝缘层分开。
3.根据权利要求1所述的反相器结构，其中，所述第一多个栅极结构和所述第二多个栅极结构中对应的栅极结构由绝缘层分开。
4.根据权利要求1所述的反相器结构，其中，所述第一多个栅极结构和所述第二多个栅极结构中对应的栅极结构形成P/N结。
5.根据权利要求1所述的反相器结构，其中，所述第一多个栅极结构是多个PMOS栅极结构，并且所述第二多个栅极结构是多个NMOS栅极结构。
6.根据权利要求1所述的反相器结构，其中，所述第一多个栅极结构设置在所述半导体鳍状物的顶表面之上并且沿着所述半导体鳍状物的所述上部区域的侧壁设置，并且其中，所述第二多个栅极结构沿着所述半导体鳍状物的所述下部区域的侧壁设置。
7.根据权利要求6所述的反相器结构，其中，所述第二多个栅极结构进一步设置在所述半导体鳍状物的底表面下方。
8.一种传输门结构，包括：
半导体鳍状物，其竖直地分开为上部区域和下部区域；
第一多个栅极结构，其用于控制所述半导体鳍状物的所述上部区域；以及
第二多个栅极结构，其用于控制所述半导体鳍状物的所述下部区域，所述第二多个栅极结构具有与所述第一多个栅极结构的导电类型相同的导电类型，其中，所述第二多个栅极结构与所述第一多个栅极结构隔离，并且不同于所述第一多个栅极结构。
9.根据权利要求8所述的传输门结构，其中，所述鳍状物的所述上部区域和所述鳍状物的所述下部区域由绝缘层分开。
10.根据权利要求8所述的传输门结构，其中，所述第一多个栅极结构和所述第二多个栅极结构中对应的栅极结构由绝缘层分开。
11.根据权利要求8所述的传输门结构，其中，所述第一多个栅极结构是多个NMOS栅极结构，并且所述第二多个栅极结构是多个NMOS栅极结构。
12.根据权利要求8所述的传输门结构，其中，所述第一多个栅极结构设置在所述半导体鳍状物的顶表面之上并且沿着所述半导体鳍状物的所述上部区域的侧壁设置，并且其中，所述第二多个栅极结构沿着所述半导体鳍状物的所述下部区域的侧壁设置。
13.根据权利要求12所述的传输门结构，其中，所述第二多个栅极结构进一步设置在所述半导体鳍状物的底表面下方。
14.一种在单个半导体鳍状物上制造电路元件的方法，所述方法包括：
形成半导体鳍状物；
将所述半导体鳍状物竖直地分开为上部区域和下部区域；
形成用于控制所述半导体鳍状物的所述下部区域的下部多个栅极结构；以及
形成用于控制所述半导体鳍状物的所述上部区域的上部多个栅极结构,其中，所述上部多个栅极结构与所述下部多个栅极结构隔离，并且不同于所述下部多个栅极结构。
15.根据权利要求14所述的方法，其中，形成所述上部多个栅极结构包括形成具有与所述下部多个栅极结构的导电类型相反的导电类型的多个栅极结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201580080106.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
