[发明专利]用于多裸片封装中通信的方法和电路

说明书

各种实施例涉及用于多裸片集成电路(IC)封装上的裸片间通信的电路和方法。根据实施例，IC封装(200,400)包括具有多个通信电路的第一半导体裸片(208,400)，通信电路用于在封装的相应数据端子(218)上传送数据。封装还包括具有N个触点(140,206)的第二半导体裸片(102,410)，触点用于将数据传入和传出半导体裸片。第二半导体裸片(102,410)包括可编程逻辑电路(110,412)，其被配置为与封装的一个或多个其它半导体裸片通信M个并行数据信号，其中M>N。第二半导体裸片还包括多个串行器电路(130,414)，每个串行器电路被配置为串行化来自多个M条信号线(120,416)的相应子集的数据，以生成串行数据并将所述串行数据提供给触点(140,206)中相应的一个触点。

技术领域

本发明总体涉及数据通信，具体涉及多裸片集成电路(IC)封装的裸片之间的数据通信。

背景技术

可编程逻辑器件(PLD)是一种为人熟知的可编程IC，其可被编程为执行特定的逻辑功能。一种类型的PLD，现场可编程门阵列(FPGA)通常包括可编程片阵列。这些可编程片包括各种类型的逻辑块，所述逻辑块可以包括例如输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁相环(DLL)、总线或网络接口(如高速外围组件互连(PCIe)和以太网)等。

每个可编程片通常包括可编程互连和可编程逻辑。可编程互连通常包括大量由可编程互连点(PIP)互连的不同长度的互连线。可编程逻辑使用可包括例如函数发生器、寄存器、算术逻辑等的可编程元件来实现用户设计的逻辑。

可编程互连和可编程逻辑通常通过将配置数据流加载到定义如何配置可编程元件的内部配置存储器单元来编程。配置数据可以通过外部设备从存储器(例如从外部PROM)中读取或写入FPGA。然后，各个存储单元的集合状态决定了FPGA的功能。

发明内容

各种示例性实施例涉及用于多裸片IC封装上的裸片间通信的电路和方法。根据一个示例性实施例，IC包括具有M条信号线的第一半导体裸片和在该半导体裸片上的逻辑电路。所述逻辑电路被配置为通过M条信号线与通信地耦接到所述第一半导体裸片的一个或多个半导体裸片通信M个数据信号。IC还包括第一半导体裸片上的多个触点。所述多个触点包括至少N个触点，其中N小于M。半导体裸片上的多个串行器电路每个都被配置为串行化来自所述M条信号线的相应子集的数据以生成串行数据。每个串行器电路将串行数据提供给所述触点中相应的一个触点。

可选地，该装置还包括一个或多个半导体裸片。所述的一个或多个半导体裸片和第一半导体裸片可以被设置在具有一组用于与IC封装互相通信数据的数据端子的集成电路(IC)封装中。包括在所述一个或多个半导体裸片中的第二半导体裸片包括多个通信电路，每个通信电路被配置为通过该组数据端子中相应的一个端子通信数据。

可选地，第一半导体裸片还包括多个解串器电路，每个解串器电路被配置为从所述触点中相应的一个触点接收串行数据，以及生成解串数据，并将解串数据分配到M条信号线中相应的多条信号线。

可选地，第二半导体裸片的多个通信电路中的至少一个被耦接以从所述信号路径中相应的一个信号路径接收串行数据，并且被配置为通过该组组数据端子中相应的一个数据端子发送串行数据。

可选地，第二半导体裸片还包括解串器电路，所述解串器电路被耦接以通过所述信号路径中相应的一条信号路径从第一半导体裸片接收串行数据，并且被配置为解串该串行数据以生成一组并行数据信号，并将该组并行数据信号中的每个数据信号提供给所述多个通信电路中相应的通信电路，其中相应通信电路被配置为在数据端子中相应的一个端子上发送所述数据信号。

可选地，第二半导体裸片的多个通信电路中的至少一个通信电路被配置为对从相应的数据端子接收的信号进行解调，以生成包括串行数据的解调信号，并通过信号路径中的一条信号路径发送解调信号到逻辑电路。