[发明专利]配线板的制造方法和配线板

说明书

技术领域

本发明涉及飞线从端面突出的配线板的制造方法和所述配线板。

背景技术

广泛地使用将从配线板的端面突出的飞线与排列设置于半导体芯片上的接合电极接合的半导体装置。在超小型的半导体芯片中，多个接合电极以窄间距排列设置。

如果按照接合电极的排列间距而将飞线排列成窄间距，则有可能短路。并且，在通过对铜箔等进行蚀刻加工来制作导体配线的配线板中，要想进行窄间距化，需要能够形成精度极高的高纵横比的间隙的蚀刻技术。即，具有窄间距的飞线的配线板的制造并不容易。

在日本特开2008-235791号公报中公开了如下的半导体装置：在配线板的导体配线中制作截面形状为三角形的部分和四边形的部分，将导体配线的截面形状为三角形的部分加工成飞线以与半导体芯片的接合电极接合。

然而，截面形状变化的导体配线的制作并不容易。

现有技术文献

专利文献

专利文献1：日本特开2008-235791号公报

发明内容

发明要解决的课题

本发明的目的在于，提供容易制造具有窄间距的飞线的配线板的制造方法和所述配线板。

用于解决课题的手段

本发明的实施方式的配线板的制造方法具有以下工序：层叠工序，将包含端部为直线状的导体图案在内的N个(N为2以上的整数)配线层以所述端部重叠的方式在各个配线层之间隔着绝缘层层叠而制作出层叠板；以及去除工序，通过去除所述层叠板的所述导体图案的所述端部的周围的所述绝缘层而将所述端部加工成从端面突出的N条飞线。

而且，另一实施方式的配线板是通过具有以下工序的制造方法而制造的：层叠工序，将包含端部为直线状的导体图案在内的N个(N为2以上的整数)配线层以所述端部重叠的方式在各个配线层之间隔着绝缘层层叠而制作出层叠板；以及去除工序，通过去除所述层叠板的所述导体图案的所述端部的周围的所述绝缘层而将所述端部加工成从端面突出的N条飞线。

发明效果

根据本发明，能够提供容易制造具有窄间距的飞线的配线板的制造方法和通过所述制造方法而制造的所述配线板。

附图说明

图1是包含第一实施方式的配线板在内的半导体装置的俯视图。

图2是包含第一实施方式的配线板在内的半导体装置的沿着图1的II-II线的剖视图。

图3是第一实施方式的配线板的立体图。

图4是用于对第一实施方式的配线板的制造方法进行说明的流程图。

图5A是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图5B是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图5C是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图5D是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图5E是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图5F是用于对第一实施方式的配线板的制造方法进行说明的立体图。

图6是用于对第一实施方式的变形例1的配线板的制造方法进行说明的立体图。

图7是用于对第一实施方式的变形例1的配线板的制造方法进行说明的立体图。

图8A是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。

图8B是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。

图8C是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。

图8D是用于对第一实施方式的变形例2的配线板的制造方法进行说明的立体图。

图9是用于对第二实施方式的配线板的制造方法进行说明的立体图。

图10是第二实施方式的配线板的立体图。

图11A是用于对第二实施方式的变形例1的配线板的制造方法进行说明的立体图。

图11B是第二实施方式的变形例1的配线板的立体图。

图12是第二实施方式的变形例2的配线板的立体图。

图13是用于对第三实施方式的配线板的制造方法进行说明的立体图。

图14是第三实施方式的配线板的剖视图。

图15A是用于对第四实施方式的配线板的制造方法进行说明的立体图。

图15B是第四实施方式的配线板的立体图。

图16是包含第四实施方式的配线板在内的半导体装置的剖视图。

图17是包含第四实施方式的变形例1的配线板在内的半导体装置的剖视图。