[发明专利]电子器件级单晶金刚石及其制备方法

说明书

一种利用微波等离子体化学气相沉积(MPCVD)工艺制备电子器件级单晶金刚石的方法，其包括：(a)选择具有预定取向的金刚石种子或基底，(b)从所述金刚石种子或基底清洁和/或蚀刻非金刚石相和其它引起的表面损伤，借此该步骤可进行一次或更多次，(c)在清洁/蚀刻过的金刚石种子或基底上生长一层极其低晶体缺陷密度金刚石表面，借此该步骤可进行一次或更多次，和(d)在该低晶体缺陷密度金刚石表面层的顶部上生长电子器件级单晶金刚石。

发明领域

本发明涉及电子器件级单晶金刚石和制备通过微波等离子体化学气相沉积(MPCVD)工艺生长的电子器件级金刚石的方法。

背景

近年来对于电子器件级单晶金刚石的需求稳定增长，这是由于除宝石之外，其宽范围的科学和工业应用。电子级单晶金刚石的出色的固有性能是其作为工业和科学应用，以及宝石的优选材料的原因之一。

通过CVD工艺在各种固体基底上沉积金刚石已大量描述于各种专利文件中，并且还被研究者大量研究并发表在科学期刊和其它技术文献中。通过CVD工艺的金刚石生长过程包括在若干气体的混合物(H₂、Ar、O₂、N₂、CO_x、CF_x等)的反应下在固体基底上沉积由含碳气体前体(即C_xH_y(x＝1至4))的解离产生的碳原子。可制备多晶或单晶CVD金刚石并且其晶体质量不仅强烈取决于所用的气体的工艺化学，而且还强烈取决于固体基底的性质和状态。

若干专利文件和科学文献公开了各种制备用于辐射波检测的大的多晶金刚石膜的方法。这些大的多晶金刚石膜的缺点是所述膜不仅在厚度上受限，而且在电荷收集距离上受限，这是由于强烈影响其电子性质的晶粒间界的存在。

欧洲专利公开号EP19830380A2公开了通过CVD工艺制备适合于电子应用的金刚石的方法。但是，认为这些金刚石的电子性质受微小杂质(1ppm)和晶格缺陷存在的影响，这将减小其电荷收集效率/距离。还未公开通过CVD工艺经过充分控制生长过程和严格选择固体基底以极其高的重现性制备基于单晶金刚石的较低偏场(0.2V/μm)下完全收集距离检测器。

美国专利号7,887,628公开了一层单晶CVD金刚石，其具有大于2mm厚度，其中该层具有不大于1ppm的任何单一杂质水平和不大于5ppm的总杂质含量，借此该杂质不包括同位素形式的氢，并且在电子顺磁共振(EPR)中，单取代氮中心[N-C]⁰的浓度100ppb。

美国专利申请公开2013/0202518公开了一种单晶CVD金刚石，其具有不大于5ppm的任何单一杂质水平和不大于10ppm的总杂质含量，其中杂质不包括同位素形式的氢，并且在电子顺磁共振(EPR)中，单取代氮中心[N-C]⁰40ppb。

本发明的目的是提供利用微波等离子体化学气相沉积(MPCVD)工艺来制备电子器件级单晶金刚石的方法，所述电子器件级单晶金刚石具有高达10x10x2 mm³的尺寸，并在偏场(bias field)为至少0.2V/μm时还具有100％的电荷收集效率(CCE)。

生长厚的电子器件级单晶金刚石的原因是防止形成晶体缺陷，如线位错(threaddislocation)、晶面孪生(crystal plane twining)、“花瓣形”缺陷和逐步生长相关位错。通常，这些晶体缺陷生长并在生长期间传播，并且最终导致高应力MPCVD金刚石。这些应力已知使电荷载流子(charge carrier)迁移率和基于金刚石的检测器的寿命降低(degrade)。本文中描述的方法包括在金刚石基底上的预生长调理步骤，以便抑制来自生长和制备基本不含晶体缺陷和杂质的基底的晶体缺陷。

本发明的其它目的和优点将从以下描述，结合附图变得显而易见，其中，作为说明和举例，公开了本发明的实施方案。

发明内容