[发明专利]各向异性导电性膜及连接构造体

说明书

能够使用于微小间距的FOG连接或COG连接、且能够抑制导电粒子的密度增加所伴随的制造成本上升的各向异性导电性膜，包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子。各向异性导电性膜具有对应于所连接的电子部件的端子的排列而配置的导电粒子配置区域。导电粒子配置区域在各向异性导电性膜的长边方向周期性地形成。另外，各向异性导电膜在相邻的连接用导电粒子配置区域之间，具有未配置导电粒子的缓冲区域。

技术领域

本发明关于各向异性导电性膜、使用各向异性导电性膜的连接方法、及以各向异性导电性膜连接的连接构造体。

背景技术

各向异性导电性膜在将IC芯片等的电子部件安装于基板时广泛使用。近年来，在便携电话、笔记本电脑等的小型电子设备中布线的高密度化被要求，作为使各向异性导电性膜对应该高密度化的方法，已知在各向异性导电性膜的绝缘粘接剂层以格子状均匀配置导电粒子的技术。

然而，即便均匀配置导电粒子，在使用各向异性导电性膜来各向异性导电性连接上下的端子时，也有位于端子的边缘上的导电粒子因绝缘性粘接剂的熔化向间隔流出而没有被端子夹住，连接电阻出现偏差这一问题。相对于该问题，提案以导电粒子的第1排列方向为各向异性导电性膜的长边方向，使与第1排列方向交叉的第2排列方向相对于与各向异性导电性膜的长边方向正交的方向倾斜5°以上15°以下（专利文献1）。

先前技术文献

专利文献

专利文献1：日本特许4887700号公报。

发明内容

发明要解决的课题

然而，若以各向异性导电性膜连接的电子部件的凸点尺寸进一步减小，则在凸点能够捕获的导电粒子的数也进一步减少，在专利文献1中记载的各向异性导电性膜中存在无法充分得到导通可靠性的情况。特别是，在将液晶画面等的控制用IC连接到玻璃基板上的透明电极的、所谓COG（Chip on Glass）连接中，因为液晶画面的高精细化所伴随的多端子化和IC芯片的小型化而凸点尺寸变小，另外，在进行接合电视机的显示器用的玻璃基板和柔性印刷布线板（FPC：Flexible Printed Circuits）的FOG（Film on Glass）接合的情况下，连接端子也成为微小间距，增加在连接端子能够捕获的导电粒子数量就成为课题。

为了增加在连接端子能够捕获的导电粒子，可考虑进一步提高各向异性导电性膜中的导电粒子的密度。然而，若在各向异性导电性膜中提高导电粒子的密度，则各向异性导电性膜的制造成本会变高。

相对于此，本发明的课题是提供能够使用于微小间距的FOG连接或COG连接，且能够抑制导电粒子的密度增加所伴随的制造成本上升的各向异性导电性膜。

用于解决课题的方案

本发明人发现了（i）作为各向异性导电性膜中的导电粒子的配置区域，在设置导电粒子的排列方式、排列位置或密度不同的多个排列区域的情况下，能够形成与以各向异性导电性膜连接的对象物对应的导电粒子的配置区域，即，使导电粒子的配置区域与以该各向异性导电性膜连接的电子部件的端子的排列区域的外形对应（例如，在以各向异性导电性膜进行COG连接的情况下，在与存在凸点列的IC芯片的周边部对应的区域配置导电粒子，但是在与不存在凸点的中央部对应的区域不配置导电粒子等）；（ii）由此能够减少不参与连接的导电粒子的数量，抑制各向异性导电性膜的制造成本；另外，（iii）在使电子部件的端子的排列区域和各向异性导电性膜中的导电粒子的配置区域对位的情况下，在各向异性导电性膜需要成为对准标记的部分，若通过导电粒子的配置来形成该部分，相对于从前的各向异性导电性膜的制造工序不需要用于对准标记形成的追加工序，想到了本发明。

即，本发明提供包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子的各向异性导电性膜，其中，具有：