[发明专利]容错自动双列直插存储器模块刷新

权利要求书

1.一种用于提供容错自动双列直插存储器模块刷新的设备，所述设备包括：

处理器，包含设置在处理器晶片内部的非易失性存储器以存储来自所述处理器的一个或多个易失性缓冲器的数据，其中，处理器核和所述非易失性存储器共享同一电力轨，以允许所述非易失性存储器至少与发送要备份在所述非易失性存储器中的数据的所述处理器核保持操作同样时长；以及

逻辑单元，用于响应于由集成存储控制器发送的消息和检测到事件使来自所述处理器的所述一个或多个易失性缓冲器的数据存储到所述非易失性存储器中，其中所述事件引起系统复位或关机。

2.如权利要求1所述的设备，还包括功率控制单元以生成信号来指示所述事件的发生。

3.如权利要求1所述的设备，还包括一个或多个传感器以检测所述事件的发生。

4.如权利要求1所述的设备，还包括耦合到所述非易失性存储器的一个或多个电容器，以增加所述非易失性存储器在所述事件的发生之后保持操作的时间量。

5.如权利要求1所述的设备，包括用于响应所述事件的发生而阻止进一步事务的逻辑。

6.如权利要求1所述的设备，其中，所述逻辑更新标志以指示开始将来自所述处理器的所述一个或多个易失性缓冲器的所述数据存储到所述非易失性存储器中。

7.如权利要求1所述的设备，其中，所述逻辑更新标志以指示来自所述处理器的所述一个或多个易失性缓冲器的所述数据存储到所述非易失性存储器中的完成。

8.如权利要求1所述的设备，其中，所述事件对应于交流(AC)电力故障。

9.如权利要求1所述的设备，其中，所述处理器包括所述逻辑。

10.如权利要求1所述的设备，其中，所述一个或多个易失性缓冲器包括一个或多个非易失性DIMM(双列直插存储器模块)。

11.如权利要求1所述的设备，其中，所述非易失性存储器要包括下列一个或多个：纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、磁阻随机存取存储器(MRAM)、闪速存储器、自旋矩转移随机存取存储器(STTRAM)、电阻随机存取存储器、字节可寻址3维交叉点存储器、相变存储器(PCM)。

12.如权利要求1所述的设备，其中，具有一个或多个处理器核的所述处理器、所述非易失性存储器和所述逻辑中的一个或多个处于同一集成电路晶片上。

13.一种用于提供容错自动双列直插存储器模块刷新的方法，所述方法包括：

把来自处理器的一个或多个易失性缓冲器的数据存储在处理器晶片内部设置的非易失性存储器中，其中，处理器核和所述非易失性存储器共享同一电力轨，以允许所述非易失性存储器至少与发送要备份在所述非易失性存储器中的数据的所述处理器核保持操作同样时长；以及

响应于由集成存储控制器发送的消息和检测到事件使来自所述处理器的所述一个或多个易失性缓冲器的数据而存储到所述非易失性存储器中，其中所述事件引起系统复位或关机。

14.如权利要求13所述的方法，还包括功率控制单元，所述电力控制单元生成信号以指示所述事件的发生。

15.如权利要求13所述的方法，还包括一个或多个传感器检测所述事件的发生。

16.如权利要求13所述的方法，其中，一个或多个电容器耦合到所述非易失性存储器以增加所述非易失性存储器在所述事件的发生之后保持为操作的时间量。

17.如权利要求13所述的方法，包括响应所述事件的发生而阻止进一步事务。