[发明专利]用于深沟槽填充的多夹层结构

说明书

技术领域

本发明大体涉及半导体器件，且更具体地涉及半导体器件中的深沟槽结构。

背景技术

半导体器件具有深沟槽结构，所述深沟槽结构具有在深沟槽的侧壁上的介电内衬(liner)以及填充深沟槽的在介电内衬上的掺杂多晶硅。期望获得在深沟槽中的多晶硅中的低的薄层电阻需要在沉积多晶硅时原位掺杂，这样会在使沉积的多晶硅退火之后不期望地导致在半导体器件的衬底的背侧上的掺杂剂污染以及导致半导体器件中的应力。这两个不期望的效果均能够使半导体器件的性能和可靠性降级。另选地，未掺杂多晶硅可以沉积且植入在半导体器件的顶部表面处，其需要长久的热驱动来获得在深沟槽中的掺杂剂分布的期望的均匀性，所述深沟槽可以超过20微米深。长久的热驱动不利地影响衬底中的掺杂结构，例如，埋层。

发明内容

通过在半导体器件的衬底中形成深沟槽而形成半导体器件。介电内衬形成于深沟槽的侧壁上。第一未掺杂多晶硅层形成于半导体器件上，其延伸到在介电内衬上的深沟槽中，但不填充深沟槽。掺杂剂植入第一多晶硅层中。第二多晶硅层形成于第一多晶硅层上。热驱动退火(thermal drive anneal)激活并使掺杂剂扩散。将第一多晶硅层和第二多晶硅层中的多晶硅从衬底的顶部表面上方移除。

附图说明

图1是示例半导体器件的横截面。

图2A至图2J是在连续的制造阶段中描绘的图1的半导体器件的横截面。

图3是另一示例半导体器件的横截面。

图4A和图4B是在连续的制造阶段中描绘的图3的半导体器件的横截面。

图5是含有埋层和具有自对准到埋层的沉降槽(sinker)的深沟槽结构的另选半导体器件的横截面。

具体实施方式

以下共同待决的专利申请是相关的并且特此以引用方式并入本文中：申请号US 14/555,209；申请号US 14/555,330；以及申请号US 14/555,359。

附图未按比例绘制。一些动作可以不同的顺序出现和/或与其它动作或事件同时出现。此外，不是所有的所示出动作或事件都需要根据示例实施例实施方法。

通过在半导体器件的衬底中形成至少10微米深的深沟槽而形成半导体器件。介电内衬形成于深沟槽的侧壁上。第一未掺杂多晶硅层形成于半导体器件上，从而延伸到介电内衬上的深沟槽中，但不填充深沟槽。掺杂剂植入第一多晶硅层中。第二未掺杂多晶硅层形成于第一多晶硅层上。热驱动退火激活掺杂剂并且使所述掺杂剂在整个第一多晶硅层和第二多晶硅层中扩散。将第一多晶硅层和第二多晶硅层中的多晶硅从衬底的顶部表面上方移除。在一个示例中，介电内衬的介电材料可以在深沟槽的底部移除，以便暴露衬底。第一多晶硅层随后电连接到在深沟槽的底部处的衬底，如电连接到埋层下方的区域。在另一示例中，第一多晶硅层通过介电内衬与在深沟槽的底部处的衬底电隔离。深沟槽中的隔离的多晶硅可以提供半导体器件的电阻器或电容器。

出于本公开的目的，如应用于在半导体器件上形成多晶硅层时的术语“未掺杂”表示反应气体中至多包括少量掺杂剂以形成多晶硅层。在形成多晶硅层时，已存在于半导体器件中的一些掺杂剂可以扩散到多晶硅层中，但是这不会否定形成多晶硅层的未掺杂本质。

图1是示例半导体器件100的横截面，该半导体器件形成于包括半导体材料104(如p型硅)的衬底102中。如n型埋层106的埋层106可以设置于衬底102中，使得埋层106的底部表面108在衬底102的顶部表面110下方10微米以上。衬底102可以包括在埋层106上方的上层112，如p型外延层112。在此示例中，在埋层106下方的半导体材料104可以通过埋层106与上层112电隔离。

半导体器件100包括一个或更多个深沟槽结构114，所述深沟槽结构114在衬底102中延伸至少10微米深。每个深沟槽结构114包括在深沟槽结构114的深沟槽120的侧壁118上的介电内衬116。第一多晶硅层122设置于介电内衬116上，其延伸到深沟槽结构114的底部。第二多晶硅层124设置于第一多晶硅层122上并且延伸到深沟槽120中。掺杂剂以至少1×10¹⁸cm^-3的平均掺杂密度分布在第一多晶硅层122和第二多晶硅层124中。深沟槽结构114的宽度126是1.5微米至3.5微米。