[发明专利]用于深沟槽填充的多夹层结构

权利要求书

1.一种半导体器件，其包括：

衬底，其包括半导体材料；以及

所述衬底中的深沟槽结构，其包括：所述衬底中的至少10微米深的深沟槽；介电内衬，其设置于所述深沟槽的侧壁上；第一多晶硅层，其设置于所述介电内衬上并且延伸到所述深沟槽的底部；以及第二多晶硅层，其设置于所述第一多晶硅层上并且延伸到所述深沟槽中，其中掺杂剂以至少1×10¹⁸cm^-3的平均掺杂密度分布在整个所述第一多晶硅层和所述第二多晶硅层中，并且其中所述深沟槽结构的宽度是1.5微米至3.5微米。

2.根据权利要求1所述的半导体器件，其中所述介电内衬包括在所述侧壁上的热氧化物层以及在所述热氧化物层上的沉积二氧化硅层。

3.根据权利要求1所述的半导体器件，其中所述深沟槽结构在所述衬底中的深度是20微米至35微米。

4.根据权利要求1所述的半导体器件，其中所述第一多晶硅层具有150纳米至200纳米的厚度。

5.根据权利要求1所述的半导体器件，其中所述深沟槽结构的底部不具有所述介电内衬，使得所述第一多晶硅层与所述衬底的所述半导体材料电接触。

6.根据权利要求5所述的半导体器件，其中所述衬底包括埋层，并且所述深沟槽在所述埋层的底部表面下方延伸。

7.根据权利要求1所述的半导体器件，其中所述第一多晶硅层通过在所述深沟槽结构的底部处的所述介电内衬与所述衬底隔离。

8.一种形成半导体器件的方法，其包括：

提供包括半导体材料的衬底；

在所述衬底中形成至少10微米深的深沟槽，所述深沟槽是1.5微米至3.5微米宽；

在所述深沟槽的侧壁上形成介电内衬；

在所述介电内衬上形成第一多晶硅层，使得所述第一多晶硅层延伸到所述深沟槽中，所述第一多晶硅层形成为未掺杂层；

将掺杂剂植入所述第一多晶硅层中；

在所述第一多晶硅层上形成第二多晶硅层，使得所述第二多晶硅层延伸到所述深沟槽中，所述第二多晶硅层形成为未掺杂层；以及

使所述衬底退火，以便激活并使所植入的掺杂剂扩散，使得所述第一多晶硅层和所述第二多晶硅层中的平均掺杂密度是至少1×10¹⁸cm^-3。

9.根据权利要求8所述的方法，其中所述掺杂剂以2×10¹⁵cm^-2至1×10¹⁶cm^-2的剂量植入。

10.根据权利要求8所述的方法，其中所述掺杂剂以1度至2度的倾角以及约0度的扭转角以4个子剂量植入。

11.根据权利要求8所述的方法，其中所述第一多晶硅层具有150纳米至200纳米的厚度。

12.根据权利要求8所述的方法，其中使所述衬底退火的步骤包括在氮气环境中以1000℃至1100℃的火炉退火100分钟至150分钟。

13.根据权利要求8所述的方法，其包括在形成所述深沟槽之前在所述衬底中形成埋层，使得所述深沟槽在所述埋层的底部表面下方延伸。

14.根据权利要求8所述的方法，其中形成所述介电内衬包括在所述侧壁上形成热氧化物层以及在所述热氧化物层上形成沉积二氧化硅层。

15.根据权利要求8所述的方法，其包括在形成所述第一多晶硅层之前移除在所述深沟槽的底部处的所述介电内衬，以及形成所述第一多晶硅层以延伸到所述深沟槽的底部，使得所述第一多晶硅层与在所述深沟槽的所述底部处的所述衬底电接触。

16.根据权利要求15所述的方法，其包括在移除在所述深沟槽的底部处的所述介电内衬之后并在形成所述第一多晶硅层之前，在所述深沟槽的所述底部处将掺杂剂植入所述衬底的所述半导体材料中。

17.根据权利要求8所述的方法，其中所述第一多晶硅层形成为延伸到所述深沟槽的底部，使得所述介电内衬将所述第一多晶硅层与所述衬底隔离。