[发明专利]用于串扰缓解的接地过孔群集

说明书

本公开的实施例针对用于集成电路(IC)组件中的串扰缓解的接地过孔群集的技术和配置。在一些实施例中，IC封装组件可以包括被配置为在管芯和第二封装基板之间对输入/输出(I/O)信号和接地进行布线的第一封装基板。第一封装基板可以包括设置在第一封装基板的一侧上的多个接触部、以及过孔的同一层的至少两个接地过孔，并且所述至少两个接地过孔可以形成与单个接触部电耦合的接地过孔的群集。可以描述和/或要求保护其它实施例。

相关申请的交叉引用

本申请要求于2015年11月17日提交的题为“GROUND VIA CLUSTERING FORCROSSTALK MITIGATION”的美国专利申请No.14/943880的优先权，该美国专利申请是2014年12月18日提交的题为“GROUND VIA CLUSTERING FOR CROSSTALK MITIGATION”的美国专利申请No.14/575956的延续。

技术领域

本公开的实施例总体上涉及集成电路领域，并且更具体地，涉及用于集成电路组件中的串扰缓解的接地过孔群集的技术和配置。

背景技术

高速信号端总线广泛用于通信的封装上和封装外线路二者以解决集成电路(IC)封装的高带宽需求。然而，串扰(特别是垂直互连件的串扰)可能限制这些高速信号端总线能够实现的数据速率，并且因此，可能在面对信号发送性能目标时构成挑战。额外的管脚可能用于接地连接，以使更多的垂直互连件可用于被分配为接地，以努力将信号彼此隔离并因此降低信号之间的串扰。然而，这些信号管脚可能增大封装形式因子并且可能增加制造的成本。

本文提供的背景描述用于总体上呈现本公开的背景。除非在本文中另有指示，否则在本部分中所描述的材料不是本申请中权利要求的现有技术，并且不能通过包含在该部分中而被承认是现有技术或现有技术的暗示。

附图说明

通过以下具体实施方式结合附图，将容易理解实施例。为了便于该描述，相似的参考标记指定相似的结构元件。通过示例而并非通过附图中视图的限制的方式示出了实施例。

图1示意性地示出根据一些实施例的具有接地过孔群集的示例性集成电路(IC)组件的截面侧视图，以及示例性IC组件的一个封装基板中的具有接地过孔群集的互连件的两个三维(3D)模型。

图2示意性地示出根据一些实施例的示例性两过孔群集模式的顶视图和截面侧视图。

图3示意性地示出根据一些实施例的示例性三过孔群集模式的顶视图。

图4示意性地示出根据一些实施例的形成用于IC组件中的串扰缓解的接地过孔群集的示例性过程的流程图。

图5示意性地示出根据一些实施例的包括如本文中所描述的用于串扰缓解的接地过孔群集的计算设备。

具体实施方式

本公开的实施例描述了与用于集成电路(IC)组件中的串扰缓解的接地过孔群集相关联的技术和配置。例如，本文所述的技术可以用于制造具有带有接地过孔的群集的垂直互连件的封装基板。在以下描述中，将使用本领域技术人员通常使用的术语来描述示例性实施方式的各方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员来说显而易见的是，本公开的实施例可以仅利用所描述的方面中的一些方面来实践。出于解释的目的，阐述了具体数字、材料和配置，以提供对例示性实施例的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其它实例中，公知的特征被省略或简化，以便不使例示性实施方式难以理解。