[发明专利]用于水平排列组件的超小型发光二极管元件、其制造方法及包括其的水平排列组件有效
申请号: | 201580062456.3 | 申请日: | 2015-11-13 |
公开(公告)号: | CN107210350B | 公开(公告)日: | 2019-10-08 |
发明(设计)人: | 成演国 | 申请(专利权)人: | 三星显示有限公司 |
主分类号: | H01L33/62 | 分类号: | H01L33/62;H01L25/075;F21S4/00 |
代理公司: | 北京英赛嘉华知识产权代理有限责任公司 11204 | 代理人: | 王达佐;刘铮 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 水平 排列 组件 超小型 发光二极管 元件 制造 方法 包括 | ||
1.一种用于水平排列组件的超小型发光二极管元件,其特征在于,包括:
第一导电半导体层;
活性层,设置在所述第一导电半导体层上部;
第二导电半导体层,设置在所述活性层上部;
绝缘膜,至少覆盖活性层的外面;以及
金属盖,设置在所述第一导电半导体层和所述第二导电半导体层中的至少一个上,
其中,所述金属盖的外面的至少一部分区域为曲面,且所述金属盖覆盖所述第一导电半导体层和所述第二导电半导体层中的所述至少一个的外表面,或覆盖所述第一导电半导体层和所述第二导电半导体层中的所述至少一个的外表面和所述绝缘膜的外表面。
2.根据权利要求1所述的用于水平排列组件的超小型发光二极管元件,其特征在于,所述第一导电半导体层和第二导电半导体层中任一个导电半导体层包括至少一个n型半导体层,而另一个导电半导体层包括至少一个p型半导体层。
3.根据权利要求1所述的用于水平排列组件的超小型发光二极管元件,其特征在于,所述超小型发光二极管元件沿垂直于半导体层的方向的截面形状为哑铃或棉棒形状。
4.根据权利要求1所述的用于水平排列组件的超小型发光二极管元件,其特征在于,所述超小型发光二极管元件一端部侧的截面积和金属盖表面积的面积比为1:1.1~1:10.0。
5.根据权利要求1所述的用于水平排列组件的超小型发光二极管元件,其特征在于,所述超小型发光二极管元件的长度为100nm~10μm,且所述超小型发光二极管元件的直径为100nm~5μm。
6.根据权利要求1所述的用于水平排列组件的超小型发光二极管元件,其特征在于,
所述绝缘膜还覆盖所述第一导电半导体层的外表面和所述第二导电半导体层的外表面;以及
所述金属盖的至少一部分与所述绝缘膜接触。
7.一种用于水平排列组件的超小型发光二极管元件的制造方法,其特征在于,包括:
对在基板上将第一导电半导体层、活性层及第二导电半导体层顺次层叠而成的层叠体进行蚀刻,使得发光二极管元件的直径为纳米或微米;
在经过蚀刻的层叠体的包含第一导电半导体层、活性层及第二导电半导体层的外面上形成绝缘膜;及
除去绝缘膜,使得包含第二导电半导体层上面的一部分外面被露出,在所露出的第二导电半导体层外面上形成金属盖之后,除去基板。
8.根据权利要求7所述的方法,其特征在于,
对在基板上将第一导电半导体层、活性层及第二导电半导体层顺次层叠而成的层叠体进行蚀刻包括:
在基板上将第一导电半导体层、活性层及第二导电半导体层顺次层叠;
在第二导电半导体层上形成绝缘层和金属掩模层;
在所述金属掩模层上形成聚合物层,在所述聚合物层上以纳米或微米间隔形成图案;及
针对所述第一导电半导体层、活性层及第二导电半导体层,根据图案以纳米或微米间隔进行蚀刻。
9.根据权利要求7所述的方法,其特征在于,
对在基板上将第一导电半导体层、活性层及第二导电半导体层顺次层叠而成的层叠体进行蚀刻包括:
在基板上将第一导电半导体层、活性层及第二导电半导体层顺次层叠而制造层叠体;
在第二导电半导体层上形成绝缘层和金属掩模层;
在所述金属掩模层上形成纳米球或微球单层膜,执行自组装;及
针对所述第一导电半导体层、活性层及第二导电半导体层,根据图案以纳米或微米间隔进行蚀刻。
10.根据权利要求7所述的方法,其特征在于,
除去所述绝缘膜包括:
除去绝缘膜,使得包含第二导电半导体层上面的一部分外面被露出;
通过将层叠体浸没于电解电镀液中并对层叠体施加电源来将金属盖电镀到所露出的第二导电半导体层的外面上;及
从层叠体除去基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星显示有限公司,未经三星显示有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580062456.3/1.html,转载请声明来源钻瓜专利网。