[发明专利]用于改善具有敏感层及反应层的膜堆叠物的方法与结构

说明书

背景

技术领域

本文的实施方式主要涉及半导体装置。更特定地，本文的实施方式涉及包括多层的III-V族半导体材料的膜堆叠物。

背景技术

由于高电子迁移率与饱和速度，III-V族半导体材料已经用于形成半导体装置，诸如金属氧化物半导体场效应晶体管(MOSFETs)。典型地，堆叠的膜包括多层的具有不同性质(诸如晶格常数与带隙)的III-V族半导体材料。此堆叠的膜可经由应变或间隙加工而形成具有特定电气或光学性质的活性层。在此膜堆叠物中，所述多层的III-V族半导体材料之间的过渡对于膜堆叠物的品质与性能是重要的。当一层对于沉积在该层上的层是亚稳定的(metastable)或反应的时，或当一层对于该层所要沉积在其上的层的表面状况极敏感时，更是如此。

发明内容

本文的实施方式主要涉及包括多层的III-V族半导体材料的膜堆叠物。在一个实施方式中，所述膜堆叠物是缓冲结构，所述缓冲结构包括：含磷层，所述含磷层被沉积在硅基板上方；含GaAs层，所述含GaAs层被沉积在所述含磷层上；及含铝层，所述含铝层被沉积在所述含GaAs层上。

在另一实施方式中，一种半导体装置包括缓冲结构，所述缓冲结构包括：InP层，所述Inp层被沉积在硅基板上方；第一InGaAs层，所述第一InGaAs层被沉积在所述InP层上；及InAlAs层，所述InAlAs层被沉积在所述第一InGaAs层上。所述半导体装置进一步包括活性层，所述活性层被沉积在所述缓冲结构上。

在另一实施方式中，一种用以形成缓冲结构的方法包括以下步骤：沉积含磷层于硅基板上方；沉积含GaAs层于所述含磷层上；及沉积含铝层于所述含GaAs层上。

附图说明

可通过参考实施方式来获得能详细了解本文的上述特征的方式和简短地在前面概述过的本文的更具体描述，所述实施方式的一些实施方式在附图中示出。但是应注意的是，附图仅示出本文的典型实施方式，并且因此附图不应被视为会对本发明范围构成限制，这是因为本文可允许其他等效实施方式。

图1示意地绘示根据一个实施方式的膜堆叠物。

图2示意地绘示根据另一实施方式的膜堆叠物。

为帮助了解，在可能时已经使用相同的参考标记来表示图中共有的相同元件。可设想出的是一个实施方式的元件与特征可有利地被并入到其他实施方式而不需再详述。

具体实施方式

本文的实施方式主要涉及包括多层的III-V族半导体材料的膜堆叠物。在一个实施方式中，此膜堆叠物包括被沉积在硅基板上方的含磷层、被沉积在所述含磷层上的含GaAs层、及被沉积在所述含GaAs层上的含铝层。介于含磷层与含铝层之间的含GaAs层改善了含铝层的平滑度。

图1示意地绘示根据一个实施方式的膜堆叠物100。膜堆叠物100包括被沉积在硅基板102上方的含磷层104、被沉积在所述含磷层104上的含GaAs层106、及被沉积在所述GaAs层106上的含铝层108。含磷层104被沉积在硅基板102上(如图1所示)，然而，其他层可被沉积在含磷层104与硅基板102之间，所以含磷层104是被沉积在硅基板102上方而不需要直接接触。在一个实施方式中，含磷层104是InP层，含GaAs层106是InGaAs层，且含铝层108是InAlAs层。

传统上，InAlAs层被直接地沉积在InP层上，即InAlAs层接触InP层。已经被发现的是，含铝材料对于含磷材料是极其具反应性且敏感的。当在磷环境中有一段长达大于3秒钟的间断时，InP层可开始分解。例如，若用以清除出含磷气体的净化工艺(purge process)超过3秒钟时，小丘或凸块就可能在被沉积在含磷层上的含铝层的上表面上形成。在含铝层的上表面上形成的小丘会对后续被沉积在含铝层的上表面上的层造成问题。若净化工艺短于3秒钟，InAlAsP会形成，InAlAsP会劣化膜堆叠物的品质。