[发明专利]抑制了钴的损伤的半导体元件的清洗液、和使用其的半导体元件的清洗方法

说明书

根据本发明，提供一种去除半导体元件表面的干蚀刻残渣的清洗液，所述半导体元件具有：(1)包含钴或钴合金的材料或者(2)包含钴或钴合金和钨的材料、和低介电常数层间绝缘膜，所述清洗液包含碱金属化合物0.001～7质量％、过氧化物0.005～35质量％、防腐剂0.005～10质量％、碱土金属化合物0.000001～1质量％和水。

技术领域

本发明涉及：在半导体元件的制造工序中至少可抑制低介电常数层间绝缘膜、和(1)包含钴或钴合金的材料或者(2)包含钴或钴合金和钨的材料的损伤、去除存在于半导体元件表面的干蚀刻残渣的清洗液；和，使用其的半导体元件的清洗方法。

背景技术

经过高集成化的半导体元件的制造通常如下：在硅晶圆等元件上形成作为导电用布线原材料的金属膜等导电薄膜、用于进行导电薄膜间的绝缘的层间绝缘膜，然后在其表面上均匀地涂布光致抗蚀剂而设置光敏层，对其实施选择性的曝光、显影处理，制作期望的抗蚀图案。接着，以该抗蚀图案作为掩模，对层间绝缘膜实施干蚀刻处理，从而在该薄膜上形成期望的图案。而且，一般采用的是，将抗蚀图案和通过干蚀刻处理而产生的残渣物(以下，称为“干蚀刻残渣”)等利用基于氧等离子体进行灰化，之后使用清洗液等完全去除之类的一系列的工序。

近年来，设计规则的微细化推进，信号传导延迟逐渐支配高速度演算处理的限度。因此，导电用布线原材料从铝向电阻更低的铜转移，层间绝缘膜从硅氧化膜向低介电常数膜(相对介电常数小于3的膜。以下，称为“Low-k膜”)的转移正在推进。然而，随着布线的微细化进行，由于布线中流过的电流密度增大而容易引起铜的电迁移。因此报道了使用钴作为代替铜的可靠性高的布线材料的技术、导入钴合金作为防止铜的电迁移的保护金属的技术。另外，对于0.2μm以下的图案，膜厚1μm的抗蚀剂中的图案的长径比(将抗蚀剂膜厚除以抗蚀剂线宽而得到的比)变得过大，而产生图案崩溃等问题。为了解决该问题，有时使用如下硬掩模法：向实际想要形成的图案膜与抗蚀剂膜之间插入包含钛或硅的膜(以下，称为“硬掩模”)，利用干蚀刻将抗蚀图案暂时转印至硬掩模，之后，以该硬掩模作为蚀刻掩模，利用干蚀刻将图案转印至实际想要形成的膜。该方法有如下优点：可以改变将硬掩模进行蚀刻时的气体和将实际想要形成的膜进行蚀刻时的气体，将硬掩模进行蚀刻时，可以选择采用与抗蚀剂的选择比的气体，将实际的膜进行蚀刻时，可以选择采用与硬掩模的选择比的气体，因此，可以利用薄的抗蚀剂形成图案。另外，进行与基板的连接的接触插头使用包含钨的材料。

利用氧等离子体去除干蚀刻残渣的情况下，Low-k膜、钴和钴合金、阻隔金属和阻隔绝缘膜被暴露于氧等离子体等而受到损伤，产生电特性明显劣化的问题。因此，使用有Low-k膜的半导体元件的制造中，要求抑制Low-k膜、钴和钴合金、阻隔金属和阻隔绝缘膜的损伤、且与氧等离子体工序同等程度地去除干蚀刻残渣的方法。进而，为了在接触插头露出的层中也使用，有时也要求抑制包含钨的材料的损伤。另外，使用硬掩模的情况下，也必须抑制对包含硬掩模的材料的损伤。

专利文献1中提出了，使用苯并三唑等的钴的防腐蚀方法。然而，利用该方法，无法以能够满足的程度抑制钴的损伤(参照比较例6、9)。

专利文献2中提出了，使用5-氨基-1H-四唑和1-羟基苯并三唑的组合的钴的防腐蚀方法。然而，利用该方法，无法以能够满足的程度抑制钴的损伤(参照比较例7、10)。

专利文献3中提出了，使用铜(II)离子和苯并三唑等，在钴上形成防腐蚀膜的钴的防腐蚀方法，但利用该方法，无法以能够满足的程度抑制钴的损伤(参照比较例8、11)。

专利文献4中提出了，使用4-氨基-1,2,4-三唑、聚乙烯亚胺的钨的防腐蚀方法。然而，利用该方法，无法以能够满足的程度抑制包含钨的材料的损伤(参照比较例6、7、8)。

专利文献5中提出了，使用季铵盐、吡啶鎓、联吡啶鎓、咪唑鎓盐的钨的防腐蚀方法。然而，利用该方法，无法以能够满足的程度抑制包含钨的材料的损伤(参照比较例9、10、11)。