[发明专利]包含铁电材料的凹陷晶体管

说明书

一些实施例含括晶体管构造，其具有内衬在基底内的凹槽中的第一绝缘结构。第一导电结构内衬在所述第一绝缘结构的内部中，且铁电结构内衬在所述第一导电结构的内部中。第二导电结构位于所述铁电结构的下部区域内，且所述第二导电结构具有在所述第一导电结构的最上表面下方的最上表面。第二绝缘结构位于所述第二导电结构上方且位于所述铁电结构内。一对源极/漏极区域相邻于所述第一绝缘结构的上部区域且位于所述第一绝缘结构的彼此对置侧上。

技术领域

本发明涉及包含铁电材料的凹陷晶体管。

背景技术

存储器是一种类型的集成电路，且用于计算机系统中以存储数据。可将存储器制造成一或多个个别存储器单元阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及访问线(其也可称为字线)而使存储器单元被写入或被读取。数字线可沿着阵列的列导电性地互连存储器单元，且访问线可沿着阵列的行导电性地互连存储器单元。可透过数字线与访问线的组合唯一地寻址每一存储器单元。

存储器单元可为易失性或非易失性。非易失性存储器单元可长期(含括计算机断电时)存储数据。易失性存储器具耗散性且因此需要被刷新/重新写入，在许多例项中，每秒刷新/重新写入多次。然而，存储器单元经配置以在至少两种不同可选状态中保存或存储记忆。在二进制系统中，将所述状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的多于两种层次或状态。

场效晶体管是一种可用于存储器单元中的类型的电子组件。这些晶体管包括其间具有半导体沟道区域的一对导电源极/漏极区域。导电栅极相邻于沟道区域且通过薄栅极绝缘体与沟道区域分离。将合适电压施加于栅极允许电流从源极/漏极区域中的一者流动通过沟道区域到另一者。当从栅极移除电压时，大大防止电流流动通过沟道区域。场效晶体管还可含括额外结构(例如可逆可编程电荷存储区域)作为栅极构造的部分。另外或替代地，除场效晶体管外的晶体管(例如双极晶体管)可用于存储器单元中。晶体管可用于许多类型的存储器中。此外，晶体管可用于及形成于除存储器外的阵列中。

一种类型的晶体管是铁电场效晶体管(FeFET)，其中栅极构造的至少某个部分包括铁电材料。此材料以两个稳定极化状态为特征。场效晶体管中的这些不同状态可以晶体管的不同阈值电压(Vt)为特征或以选定操作电压的不同沟道导电性为特征。可通过施加合适编程电压而改变铁电材料的极化状态，且其导致高沟道电导或低沟道电导中的一者。在移除编程栅极电压之后(至少一段时间)，由铁电极化状态引起的高电导及低电导保持不变。可通过施加不干扰铁电极化的小漏极电压而读取沟道的状态。

附图说明

图1是实例性实施例的凹陷FeFET的图解横截面视图。

具体实施方式

常规FeFET可发生的问题是：在完全切换铁电材料的极化状态之前，界面氧化物可遭遇分解。此可导致难以使铁电材料循环及/或可导致难以完全切换铁电材料。在本文所呈现的一些实施例中，提出凹陷FeFET。这些凹陷装置可减轻或防止与常规FeFET相关联的界面氧化物分解问题。

参考图1，实例性实施例的晶体管构造10展示为并入到基底12中。

基底12可包括半导体材料，且在一些实施例中可包括单晶硅，主要由单晶硅组成，或由单晶硅组成。在一些实施例中，基底12可被视为包括半导体衬底。术语“半导体衬底”意指包括半导体材料(其含括(但不限于)块状半导体材料，例如半导体晶片)(单独或组合地包括其它材料)及半导体材料层(单独地或组合地包括其它材料)的任何构造。术语“衬底”指代任何支撑结构，其含括(但不限于)上文所描述的半导体衬底。在一些实施例中，基底12可对应于包含与集成电路制造相关联的一或多种材料的半导体衬底。一些材料可位于基底12的所展示区域下方及/或可横向地相邻于基底12的所展示区域；且可对应于(例如)耐火金属材料、防蚀材料、扩散材料、绝缘体材料等中的一或多者。