[发明专利]线路板的制造方法及用该制造方法制造的线路板

说明书

本发明公开了一种线路板的制造方法。在将形成有导通孔和沟道二者中至少一方的被处理基板浸渍在以下化学镀液中的状态下，对被处理基板进行化学镀，由此将金属埋入导通孔和沟道二者中至少一方内。该线路板的制造方法至少包括以下工序：将化学镀液供向被处理基板的下方的工序、让含氧气体往已供到被处理基板的下方的化学镀液内扩散的工序、以及让镀液从被处理基板的上方溢出来的工序。

技术领域

本发明涉及一种线路板(wiring board)的制造方法及用该制造方法制造出线路板，特别涉及一种能够防止镀层金属析出到沟道外的线路板的制造方法及线路板。

背景技术

伴随着电子产业的飞速发展，对线路板的高密度化、高性能化的要求越来越高，对线路板的需求在不断增加。特别是，伴随着手机、笔记本电脑、相机等最新数字设备的小型化和薄型化，而越来越需要线路板上的导电图形高密度化和细微化。而且，越来越需要以较高的频率连接安装在线路板上的部件，越来越需要有利于处理高速信号的高可靠性线路板。

现在，安装技术中有半加成法(semiadditive method)和全加成法(fully-additive method)。

一般情况下，积层(build up)制法中的半加成法是这样的一种方法：例如，对绝缘基材进行化学镀铜处理后而形成底层，用抗蚀剂形成电路图形以后，再通过电解镀铜形成铜电路。但是，半加成法存在以下三个问题：第一、进行电镀处理时电流的流动状态会受已形成的铜电路的疏密度、基板形状等的影响而发生变化，因此缺点是镀铜层的厚度(铜电路的高度)会出现差异；第二、伴随着电路的细微化(使线路本身更窄，使线路间的空间更窄)，在形成抗蚀剂之际就容易产生位置偏离、显影不良等，其结果是存在容易发生断线、电路短路等问题；第三、电解镀铜处理结束以后，需要进行蚀刻来将化学镀处理所产生的金属铜且形成为电解镀铜的通电用底层除去，故存在必要的电路部分由于该蚀刻工序而断线或者电路由于蚀刻不足而短路等问题。

在全加成法下，在将催化剂供给已形成有盲孔(blind via)的基材以后，用抗蚀剂形成电路图形，仅利用化学镀铜处理形成铜电路。但是，该现有的全加成法存在以下问题：第一、伴随着电路的细微化，在形成抗蚀剂之际容易发生位置偏移、显影不良等问题，因此而容易产生断线、电路短路等问题；第二、虽然在该全加成法下催化剂会残留于抗蚀剂下面，但是伴随着电路的细微化，电路间的绝缘性会下降，有时候甚至会出现短路。

于是，为解决上述现有技术中的问题而提出了利用激光等在基板表面上形成沟道和导通孔，再对该沟道和导通孔进行化学镀铜的方法。

更具体而言，例如专利文献1中公开了一种线路板的制造方法，即：使用含有铜离子及其络合剂、还原剂的化学镀铜液，对具有细微图形的基板表面进行镀覆处理，让含氧气体的气泡分散到镀液中，而且在该方法下，能够控制该镀覆反应何时停止，并且还能够防止镀层金属的异常析出。

例如专利文献2中公开了以下内容：从镀槽内部空间的下方将由很多气泡形成的气泡流供向镀槽内的印制线路板，利用设在镀槽内的溢流坝(overflow dam)让镀液沿外部循环流路循环，将空气吹进供镀液从外部循环流路返回镀槽的返回循环流路内，产生微小的气泡，增加化学镀槽内的镀液中的溶解氧量。在该方法下，形成在印制线路板上的镀膜的伸展率良好，也很少会产生结瘤(nodules)等，因此能够进行良好的化学镀铜。

现有技术文献

专利文献

专利文献1：日本公开特许公报特开平7-154056号公报

专利文献2：日本公开特许公报特开平6-97632号公报

发明内容

发明所要解决的问题