[发明专利]半导体基板的缺陷区域的评价方法

说明书

本发明提供一种半导体基板的缺陷区域的评价方法，其根据形成于半导体基板上的MOS结构的C‑V特性来评价半导体基板的缺陷区域，该评价方法的特征在于，预先使用已知缺陷区域的类型的半导体基板，在与评价作为评价对象的半导体基板的缺陷区域时相同的热处理条件、以及C‑V特性评价条件下，求出缺陷区域与平带电压或固定电荷密度的关系，在对作为评价对象的半导体基板的缺陷区域的评价中，根据由形成于半导体基板上的MOS结构的C‑V特性求出的平带电压或固定电荷密度，基于预先求出的缺陷区域与平带电压或固定电荷密度的关系，对作为评价对象的半导体基板的缺陷区域进行判定。由此，提供一种即使氧浓度低也能够以简便的方法判定半导体基板的缺陷区域的半导体基板的缺陷区域的评价方法。

技术领域

本发明涉及一种半导体基板的缺陷区域的评价方法。

背景技术

作为集成电路的基板，通常使用半导体硅晶圆(以下称为晶圆)。尤其是用于形成集成电路的元件的区域优选为无缺陷的区域。

作为晶圆内含有的缺陷，有例如在通过CZ法等制造半导体单晶时引入内部的Grown-in缺陷。作为该缺陷，有原子不在常规的晶格位置上的缺陷(空位)、原子位于晶格位置之间的缺陷(晶格间硅)。

将含有较多空位的区域称作V区域、含有较多晶格间硅的区域称作I区域，在V区域与I区域之间存在没有(或是有极少)空位及晶格间硅的N区域。空位、晶格间硅的浓度由CZ法中结晶提拉速度(生长速度)与结晶中固液界面附近的温度梯度的关系确定。另外，在N区域中，也有发生被称作氧化诱生层错(OSF)的缺陷的区域。对于制作集成电路的元件，优选未发生OSF的N区域。

在制造半导体单晶时，对这些结晶缺陷区域进行控制是很重要的，因此需要对Grown-in缺陷进行检验和评价的技术。

已提出有多种对Grown-in缺陷进行检验和评价的方法。

例如，存在如下方法，即，如专利文献1、专利文献2中所示的方法那样，对晶圆片进行热处理，测定晶圆内部的氧析出物密度，通过其值来判别结晶缺陷区域。

此外，还存在如下方法，即如专利文献3中所示的方法那样，用Fe污染晶圆表面，通过目测来判定单晶硅的无缺陷区域的方法。

现有技术文献

专利文献

专利文献1：日本特开2001-139396号公报

专利文献2：日本特开2002-201093号公报

专利文献3：日本特开2006-278892号公报

发明内容

(一)要解决的技术问题

然而，专利文献1-3中的方法存在需要实施多次热处理或强制污染表面等复杂处理的问题。

另外，以往的评价方法是通过是否有氧析出、评价污染后的吸杂(gettering)能力来判定Ni区域(虽然是N区域但晶格间缺陷占优势的区域)、Nv区域(虽然是N区域但空位缺陷占优势的区域)，但是晶圆中的氧浓度若偏低，则氧难以析出，因此存在难以判定缺陷区域的问题。

本发明是鉴于上述问题而完成的，其目的在于，提供一种即使氧浓度低也能够以简便的方法对半导体基板的缺陷区域进行判定的半导体基板的缺陷区域的评价方法。

(二)技术方案