[实用新型]一种带置位和复位信号的复用两数据输入主从型D触发器

说明书

技术领域

本实用新型涉及一种带置位和复位信号的复用两数据输入主从型D触发器，属于数字电路设计领域。

背景技术

随着CMOS工艺的发展，芯片制造早已进入亚微米水平，目前最先进的工艺甚至已经小于15nm，按照摩尔定律的预测，2015年单颗集成电路上可容纳的晶体管数量将超过26亿。目前数模混合工艺芯片是芯片设计制造领域的主流，一般来说，数字电路的版图能占到芯片整体面积的60%以上。因此，在不影响芯片性能的前提下，减小数字电路的面积将大大降低芯片的制造成本，同时也会有效的减少芯片的功耗。

D触发器是数字系统中重要的时序器件，在时钟分频和数据锁存应用中必不可少，同时由于该器件包含的管子数量众多，因此减少D触发器的数量能有效的减小芯片的面积。

传统的带置位和复位的D触发器逻辑图参见图1。传统带置位和复位的D触发器都是单数据输入，只能实现对单通道数据的锁存。主锁存电路由第一或门OR1、第一与非门NAND1、第一反相器INV1及第二传输门TG2组成，从锁存器由第二或门OR2、第二与非门NAND2、第二反相器INV2及第四传输门TG4组成。其中，第一传输门TG1的输入接数据输入端D，输出接第一或门OR1的一个输入端，第一或门OR1的另外一个输入端接复位信号R，输出接第一与非门NAND1的一个输入端，第一与非门NAND1的另外一个输入端接置位信号S，第一与非门NAND1的输出端接第一反相器INV1的输入端，第一反相器INV1的输出接第二传输门TG2的输入端，第二传输门TG2的输出端接第一或门OR1的一个输入端。第三传输门TG3的输入端接第一与非门NAND1的输出端，第三传输门TG3的输出端接第二或门OR2的一个输入端，第二或门OR2的另外一个输入端接复位信号R，输出接第二与非门NAND2的一个输入端，第二与非门NAND2的另外一个输入端接置位信号S，第二与非门NAND2的输出端接输出端口Q，第二反相器INV2的输入接输出端口Q，其输出接接第四传输门TG4的输入端，第四传输门TG4的输出接第二或门OR2的一个输入端。第三反相器INV3的输入接第二与非门NAND2的输出端，第三反相器INV3的输出接输出端口QN。其中传输门的关断与否受时钟信号的控制，为了对输出信号进行整形及增大输出信号的驱动能力，在输出端可以加两组反相器或缓冲器。

传统的带置位和复位的D触发器有两个缺点：其一是传统D触发器为单数据输入结构，如果实现双数据输入，不可避免要使用两组D触发器，如此一来势必会增加MOS管数量，在D触发器大量使用的条件下，多余MOS管造成的芯片面积浪费不可忽视；其二是传统的D触发器采用一个传输门与两个反相器组成锁存电路，该结构的锁存电路在版图实现时会产生比较大的寄生电容。

实用新型内容

针对传统带置位和复位的D触发器存在的不足，本实用新型提供一种带置位和复位信号的复用两数据输入主从型D触发器。

本实用新型为解决上述技术问题采用以下技术方案：

本实用新型提供一种带置位和复位信号的复用两数据输入主从型D触发器，包括数字输入选择电路、主锁存电路、从锁存电路以及用于隔离反相的三态门，其中，

所述数字输入选择电路包括第一至第五PMOS管以及第一至第五NMOS管，其中，第一PMOS管的栅极连接数据选择控制信号，源极连接电源，漏极连接第三PMOS管的源极；第三PMOS管的栅极连接第二数据输入端，漏极连接第五PMOS管的源极；第二PMOS管的栅极连接第一数据输入端，源极连接电源，漏极连接第四PMOS管的源极；第四PMOS管的栅极连接数据选择控制信号的反相信号，漏极连接第五PMOS管的源极；第五PMOS管的栅极连接时钟信号，漏极连接第五NMOS管的漏极；第五NMOS管的栅极连接时钟信号的反相信号，源极分别连接第三NMOS管的漏极和第四NMOS管的漏极；第三NMOS管的栅极连接第二数据输入端，源极连接第一NMOS管的漏极；第一NMOS管的栅极连接数据选择控制信号的反相信号，源极接地；第四NMOS管的栅极连接数据选择控制信号，源极连接第二NMOS管的漏极；第二NMOS管的栅极连接第一数据输入端，源极接地；