[实用新型]集成电路有效

专利信息
申请号: 201520967415.6 申请日: 2015-11-27
公开(公告)号: CN205177843U 公开(公告)日: 2016-04-20
发明(设计)人: D·格兰斯基;G·比达尔;S·让诺 申请(专利权)人: 意法半导体(克洛尔2)公司
主分类号: H01L27/12 分类号: H01L27/12;H01L21/84;H01L21/762
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;张宁
地址: 法国*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 集成电路
【权利要求书】:

1.一种集成电路,其特征在于,包括:

第一区,包括绝缘体上硅型的衬底,所述绝缘体上硅型的衬底包 括在掩埋绝缘层上的半导体膜,所述掩埋绝缘层在载体衬底上;

第二区,包括所述载体衬底和所述掩埋绝缘层但是不存在所述半 导体膜;

第一晶体管,在所述第二区中,包括置于所述载体衬底上并且由 所述掩埋绝缘层的一部分形成的第一栅极电介质区域。

2.根据权利要求1所述的集成电路,其特征在于,进一步包括 在所述第一区中的第二晶体管,所述第二晶体管包括置于所述半导体 膜上的第二栅极电介质区域,所述第二栅极电介质区域比所述第一栅 极电介质区域更薄。

3.根据权利要求1所述的集成电路,其特征在于,所述掩埋绝 缘层的所述一部分的厚度比所述绝缘体上硅型的衬底的所述掩埋绝 缘层的厚度更薄。

4.根据权利要求2所述的集成电路,其特征在于,所述第二栅 极电介质区域由至少一层第一电介质材料形成,并且其中所述第一晶 体管进一步包括位于所述掩埋绝缘层的所述一部分上的所述至少一 层第一电介质。

5.根据权利要求4所述的集成电路,其特征在于,所述第一电 介质材料是高相对介电常数的材料。

6.根据权利要求1所述的集成电路,其特征在于,进一步包括: 在所述第二区中,具有置于所述载体衬底上并且由所述掩埋绝缘层的 另一部分形成的第二栅极电介质区域的第二晶体管,用于所述第一晶 体管的所述掩埋绝缘层的所述一部分和用于所述第二晶体管的所述 掩埋绝缘层的所述另一部分具有不同的厚度。

7.根据权利要求1所述的集成电路,其特征在于,位于所述第 二区中的所述第一晶体管是双栅极晶体管,包括:

通过所述掩埋绝缘层的所述一部分与所述载体衬底分离的浮置 栅极第一区域;以及

通过栅极电介质区域与所述浮置栅极第一区域分离的控制栅极 第二区域。

8.一种集成电路,其特征在于,包括:

绝缘体上硅型的衬底,包括在掩埋绝缘层上的半导体膜,所述掩 埋绝缘层在载体衬底上;

所述衬底的第一区域,包括用于第一晶体管栅极绝缘层的在所述 衬底的第一区域中的电介质层,所述电介质层置于所述半导体膜的顶 上;

所述衬底的第二区域,缺少所述半导体膜并且包括用于第二晶体 管栅极绝缘层的所述掩埋绝缘层的一部分,所述掩埋绝缘层的所述一 部分置于所述载体衬底的顶上;

用于第一晶体管的第一栅极电极,在所述第一晶体管栅极绝缘层 之上;以及

用于第二晶体管的第二栅极电极,在所述第二晶体管栅极绝缘层 之上。

9.根据权利要求8所述的集成电路,其特征在于,进一步包括:

用于所述第一晶体管的源极-漏极区域,包括在所述半导体膜上 的抬升外延结构;以及

用于所述第二晶体管的源极-漏极区域,包括在所述载体衬底中 的注入剂。

10.根据权利要求8所述的集成电路,其特征在于,所述电介质 层被定位在所述第二栅极电极与所述第二晶体管栅极绝缘层之间。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司,未经意法半导体(克洛尔2)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201520967415.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top