[实用新型]减小芯片输入端口所需建立保持时间的电路

权利要求书

1.一种减小芯片输入端口所需建立保持时间的电路，包括差分接收器、 单端接收器、时钟开关电路、可变延迟单元以及输入信号采样电路，单端接 收器和可变延迟单元依次连接位于信号路径上，差分接收器和时钟开关电路 依次连接且位于时钟路径，所述时钟开关电路的输出端与输入信号采样电路 连接，其特征在于：还包括正向时钟冗余单元、反向时钟冗余单元和判断电 路，

所述正向时钟冗余单元用于对正向时钟信号vclk进行接收并经过延迟调 整后在内部采样时钟clk_latch的触发下进行采样，输出采样结果clk_sig_o给 判断电路；

所述反向时钟冗余单元用于对反向时钟信号vclk_n进行接收并经过延迟 调整后在内部采样时钟clk_latch的触发下进行采样，输出采样结果 clk_n_sig_o给判断电路；

所述判断电路根据接收到的采样结果clk_sig_o和采样结果clk_n_sig_o 同步调整可变延迟单元、正向时钟冗余单元中的可变延迟单元和反向时钟冗 余单元中的反向时钟可变延迟单元，直至采样结果clk_sig_o和采样结果 clk_n_sig_o发生翻转。

2.根据权利要求1所述的减小芯片输入端口所需建立保持时间的电路， 其特征在于：所述正向时钟冗余单元包括依次连接的正向时钟单端接收器、 正向时钟可变延迟单元和正向时钟采样电路，所述正向时钟单端接收器的输 入端接收正向时钟信号vclk，正向时钟采样电路输出采样结果clk_sig_o给判 断电路，所述时钟开关电路的输出端与正向时钟采样电路连接。

3.根据权利要求1或2所述的减小芯片输入端口所需建立保持时间的电 路，其特征在于：所述反向时钟冗余单元包括依次连接的反向时钟单端接收 器、反向时钟可变延迟单元和反向时钟采样电路，所述反向时钟单端接收器 的输入端接收反向时钟信号vclk_n，反向时钟采样电路输出采样结果 clk_n_sig_o给判断电路；所述时钟开关电路的输出端与反向时钟采样电路连 接。

4.一种减小芯片输入端口所需建立保持时间的电路，其特征在于：包括 差分接收器、单端接收器、时钟开关电路、输入信号采样电路、时钟可变延 迟单元、正向时钟冗余单元、反向时钟冗余单元和判断电路，

单端接收器和输入信号采样电路依次连接且位于信号路径上，差分接收 器、时钟可变延迟单元和时钟开关电路依次连接且位于时钟路径，所述时钟 开关电路的输出端与输入信号采样电路连接，

所述正向时钟冗余单元用于在内部采样时钟clk_latch的触发下对正向时 钟信号vclk进行采样，输出采样结果clk_sig_o给判断电路；

所述反向时钟冗余单元用于在内部采样时钟clk_latch的触发下对反向时 钟信号vclk_n进行采样，输出采样结果clk_n_sig_o给判断电路；

所述判断电路根据接收到的采样结果clk_sig_o和采样结果clk_n_sig_o 调整时钟可变延迟单元，直至采样结果clk_sig_o和采样结果clk_n_sig_o发 生变化。

5.根据权利要求4所述的减小芯片输入端口所需建立保持时间的电路， 其特征在于：所述正向时钟冗余单元包括依次连接的正向时钟单端接收器和 正向时钟采样电路，所述正向时钟单端接收器的输入端接收正向时钟信号 vclk，正向时钟采样电路输出采样结果clk_sig_o给判断电路，所述时钟开关 电路的输出端与正向时钟采样电路连接。

6.根据权利要求4或5所述的减小芯片输入端口所需建立保持时间的电 路，其特征在于：所述反向时钟冗余单元包括依次连接的反向时钟单端接收 器反向时钟采样电路，所述反向时钟单端接收器的输入端接收反向时钟信号 vclk_n，反向时钟采样电路输出采样结果clk_n_sig_o给判断电路；所述时钟 开关电路的输出端与反向时钟采样电路连接。