[实用新型]侧壁及背面带有绝缘保护的芯片封装结构

说明书

技术领域

本实用新型涉及晶圆封装技术领域，特别是涉及一种侧壁及背面带有绝缘保护的芯片 封装结构。

背景技术

现有的晶圆封装工艺，在芯片切割分离后，其芯片侧面的硅直接裸露在环境中，在后 续的封装及组装工艺中由于硅是半导体会导致芯片存在漏电失效。打线封装工艺的产品在 塑封料冲压下经常会导致低线弧的线与芯片侧壁接触而导致漏电失效；晶圆级芯片封装 (CSP)产品在贴装回流工艺中，焊锡球或电极区域容易因为焊锡膏印刷量过多而导致部 分焊锡爬升到芯片侧壁裸露的硅上面，造成芯片漏电；或者由于芯片间距比较近，加热或 回流后，导致芯片的侧壁或者背面接触到了其他器件的导体而导致失效。

尤其是对于极小尺寸晶圆级封装的产品，如0402、0210、01005等尺寸的封装产品， 由于侧面没有保护导致漏电失效困扰一直没有解决。因为贴装工艺精度和稳定性局限性， 而且器件其自身重量很轻，在表面贴装过程中电极的焊锡膏印刷量不稳定，以及回流受热 温度不均，造成焊锡容易爬到芯片侧壁造成漏电甚至短路，导致芯片贴装不良。

实用新型内容

本实用新型所要解决的技术问题是提供一种侧壁及背面带有绝缘保护的芯片封装结 构，可以防止芯片在封装或者贴装过程由于侧壁和背面裸露导致的漏电不良。

本实用新型解决其技术问题所采用的技术方案是：提供一种侧壁及背面带有绝缘保护 的芯片封装结构，包括晶圆，所述晶圆的电极面上设有第一绝缘保护层，所述第一绝缘保 护层在电极导通部处设有缺口，所述晶圆的侧壁和背面设有第二绝缘保护层，所述第二绝 缘保护层与第一绝缘保护层连在一起。

所述第一绝缘保护层的厚度为0.5-15μm。

所述第二绝缘保护层的厚度为3-50μm。

所述电极导通部上设有导电线路层，所述导电线路层上设有用于导电的凸点。

有益效果

由于采用了上述的技术方案，本实用新型与现有技术相比，具有以下的优点和积极效 果：本实用新型可以防止芯片在封装或者贴装过程由于侧壁和背面裸露导致的漏电不良， 可以保护芯片并提升芯片强度，提升产品良率，可进行晶圆级生产，效率高，封装工艺简 单，技术难度比较低，封装成本低，封装厚度可以降低到很薄。由于芯片的背面与侧面是 通过一体化的第二绝缘保护层进行完全保护，其中没有任何间隙，因此在制作过程中不易 裂片。

附图说明

图1是本实用新型第一实施方式的结构示意图；

图2是本实用新型第二实施方式的结构示意图；

图3-图6是本实用新型第一实施方式的制作过程图；

图7-图12是本实用新型第二实施方式的制作过程图。

具体实施方式

下面结合具体实施例，进一步阐述本实用新型。应理解，这些实施例仅用于说明本实 用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之 后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请 所附权利要求书所限定的范围。

本实用新型的第一实施方式涉及一种侧壁及背面带有绝缘保护的芯片封装结构，如图 1所示，包括晶圆100，所述晶圆100的电极面上设有第一绝缘保护层200，所述第一绝缘 保护层200在电极导通部101处设有缺口，所述晶圆100的侧壁和背面设有第二绝缘保护 层700，所述第二绝缘保护层700与第一绝缘保护层200连在一起。

本实用新型的第二实施方式同样涉及一种侧壁侧壁及背面带有绝缘保护的芯片封装 结构，其大致与第一实施方式相同，其区别在于，如图2所示，所述电极导通部101上设 有导电线路层300，所述导电线路层300上设有用于导电的凸点400。

本实用新型的第一实施方式的芯片封装方法，包括以下步骤：

步骤一：在晶圆100的电极面制作第一绝缘保护层200，第一绝缘保护层200的厚度 为0.5-15μm，并在电极导通部101处设有缺口，可通过曝光显影、激光刻蚀或者湿法腐蚀 等方式使电极导通部暴露出来，其中，划片槽被第一绝缘层200保护，见图3。

步骤二：在晶圆100的划片槽区域进行预切割，切割出具有一定深度的沟槽500，沟 槽的深度为15-500μm，见图4。