[实用新型]用于在集成电路设备中处理数据的电路

说明书

技术领域

本发明大体涉及集成电路设备，并且具体涉及用于在集成电路设备中处理数据的电路和方法。

背景技术

数据传输是许多集成电路设备以及具有集成电路设备的系统的重要部分。通常通过集成电路设备经由输入/输出端口来传输数据。数据可以不同的格式并根据多种数据通信协议在系统中传输。然而，与时钟信号或数据信号相关联的偏斜可显著地影响数据的传输。

当把数据锁存在电路内时，需要确保电路的保持时间足够用于捕获正确的数据。确保诸如可编程逻辑设备(PLD)的一些集成电路中的充足的保持时间可具有挑战性。也就是说，跨越不同时钟区域的非理想时钟树布置导致显著的偏斜，从而需要根据用户设计中寄存器的位置来改变信号的延迟。

用于解决信号的延迟的常规解决方案包括添加缓冲器，例如，其可在查找表(LUT)中实施。然而，附加LUT增大功率和路由成本，其中高度拥塞的设计中的路由成本甚至更高昂。另一个解决方案包括任选延迟元件的实施。然而，任选延迟元件增加附加硅和静态功率成本，即使未使用延迟。

因此，提供用于处理集成电路中的数据的更有效电路是有益的。

发明内容

描述了一种用于在集成电路设备中处理数据的电路。所述电路包括：选择电路；第一寄存器，其耦合到所述选择电路的第一输出端；第二寄存器，其被实施为锁存器并耦合到所述选择电路的第二输出端；以及信号线，其在所述第一寄存器的所述输出端与所述选择电路的输入端之间耦合。所述选择电路实现所述第一寄存器的输出信号到所述第二寄存器的输入端的耦合。

用于在集成电路设备中处理数据的另一个电路包括多个可配置逻辑元件。每个可配置逻辑元件包括：查找表；选择电路，其耦合到所述查找表的输出端；第一寄存器，其耦合到所述选择电路的第一输出端；以及第二寄存器，其被实施为锁存器并耦合到所述选择电路的第二输出端。所述选择电路实现所述第一寄存器的输出端到所述第二寄存器的输入端的所述耦合。所述电路还包括可编程互连元件，所述可编程互连元件可经配置以将所述多个可配置逻辑元件中的第一可配置逻辑元件的输出端耦合到所述多个可配置逻辑元件中的第二可配置逻辑元件的输入端。

还描述了在集成电路设备中处理数据的方法。所述方法包括：提供选择电路，所述选择电路具有多个输入端和至少一个输出端；将第一寄存器的输出路由到所述选择电路的输入端；将第二寄存器实施为锁存器；以及将所述选择电路的所述至少一个输出端耦合到所述第二寄存器的输入端。

附图说明

图1为具有可编程资源的集成电路的框图；

图2为示出图1的可编程资源的一部分的框图；

图3为示出2的可编程资源的两个可配置逻辑元件的连接的电路图；

图4为与图3的电路的操作关联的时序图；

图5为诸如图3的CLE302和304的可配置逻辑元件的电路图；

图6为图5的多路复用器502的框图；

图7为具有可实施图1至图6电路中的任一个的可编程资源的设备的框图；

图8为图7的设备的可配置逻辑元件的框图；

图9为具有可控制延迟的互连电路的框图，所述可控制延迟可耦合到图8的设备的可配置逻辑元件的输入；

图10为用于对具有可编程资源的设备进行编程的系统的框图；

图11为示出在集成电路设备中处理数据的方法的流程图；以及

图12为示出在集成电路设备中处理数据的方法的另一个流程图。

考虑到以下详细描述和权利要求，将认识到其它特征。

具体实施方式

尽管本说明书包括定义被视为新颖的本发明的一或多个具体实施的特征的权利要求，但相信结合附图考虑说明书，将更好地理解电路和方法。尽管公开了各种电路和方法，应当理解所述电路和方法仅仅为创造性布置的示例，这些示例可以不同的形式实施。因此，在本说明书内公开的具体结构和功能细节不应理解为限制性，而仅仅作为用于权利要求的基础并且作为用来教导本领域技术人员以实际上任何适合的具体结构来不同地采用本发明的表示基础。进一步地，本文所使用的术语和短语并非旨在限制，而是提供电路和方法的可理解描述。