[实用新型]用于在集成电路设备中处理数据的电路

权利要求书

1.一种用于在集成电路设备中处理数据的电路，所述电路包括：

选择电路；

第一寄存器，所述第一寄存器耦合到所述选择电路的第一输出端；

第二寄存器，所述第二寄存器被实施为锁存器并且耦合到所述选择电路的第二输出端；以及

信号线，所述信号线在所述第一寄存器的所述输出端与所述选择电路的输入端之间耦合；

其中所述选择电路实现所述第一寄存器的输出信号到所述第二寄存器的输入端的所述耦合。

2.根据权利要求1所述的电路，其中所述信号线包括专用信号线。

3.根据权利要求1所述的电路，其进一步包括经耦合以接收时钟信号的第一反相器，其中所述第一反相器的输出端耦合到所述第二寄存器的时钟输入端。

4.根据权利要求3所述的电路，其进一步包括第一时钟控制电路，所述第一时钟控制电路具有时钟选择多路复用器，所述时钟选择多路复用器经耦合以在第一输入端处接收所述时钟信号并且进一步经耦合以在第二输入端处接收在所述第一反相器的所述输出端处生成的反相时钟信号。

5.根据权利要求4所述的电路，其进一步包括：

第二时钟控制电路，所述第二时钟控制电路具有第二反相器，所述第二反相器包括耦合到所述第一反相器的输入端的输出端；以及

其中所述第二时钟控制电路实现输入时钟信号或反相输入时钟信号到所述第一反相器的所述输入端的所述耦合。

6.根据权利要求1所述的电路，其进一步包括配置存储器，所述配置存储器具有配置位，所述配置位用于配置所述选择电路以实现所述第一寄存器的所述输出端到所述第二寄存器的所述输入端的所述耦合。

7.根据权利要求6所述的电路，其中所述配置存储器具有用于将所述第二寄存器配置为锁存器的配置位。

8.一种用于在集成电路设备中处理数据的电路，所述电路包括：

多个可配置逻辑元件，每个可配置逻辑元件包括：

查找表；

选择电路，所述选择电路耦合到所述查找表的输出端；

第一寄存器，所述第一寄存器耦合到所述选择电路的第一输出端；以及

第二寄存器，所述第二寄存器被实施为锁存器并且耦合到所述选择电路的第二输出端；

其中所述选择电路实现所述第一寄存器的输出端到所述第二寄存器的输入端的所述耦合；以及

可编程互连元件，所述可编程互连元件能够经配置以将所述多个可配置逻辑元件中的第一可配置逻辑元件的输出端耦合到所述多个可配置逻辑元件中的第二可配置逻辑元件的输入端。

9.根据权利要求8所述的电路，其中所述多个可配置逻辑元件中的每个可配置逻辑元件进一步包括第一时钟控制电路，所述第一时钟控制电路具有时钟选择多路复用器及第一反相器，所述第一反相器经耦合以接收时钟信号，所述时钟选择多路复用器经耦合以在第一输入端处接收所述时钟信号并且进一步经耦合以在第二输入端处接收在所述第一反相器的输出端处生成的反相时钟信号。

10.根据权利要求9所述的电路，其中所述多个可配置逻辑元件中的每个可配置逻辑元件进一步包括：

第二时钟控制电路，所述第二时钟控制电路具有第二反相器，所述第二反相器包括耦合到所述第一反相器的输入端的输出端；

其中所述第二时钟控制电路实现输入时钟信号或反相输入时钟信号到所述第一反相器的所述输入端的所述耦合。

11.根据权利要求8所述的电路，其进一步包括具有配置位的配置存储器，所述配置位用于配置所述多个可配置逻辑元件中的可配置逻辑元件的所述选择电路，以实现所述第一寄存器的输出端到所述第二寄存器的输入端的所述耦合。

12.根据权利要求11所述的电路，其中所述配置存储器具有用于将所述可配置逻辑元件的所述第二寄存器配置为锁存器的配置位。

13.根据权利要求11所述的电路，其中每个可配置逻辑元件包括信号线，所述信号线在所述第一寄存器的所述输出端与所述选择电路的输入端之间耦合。

14.根据权利要求8所述的电路，其中所述多个可配置逻辑元件中的每个可配置逻辑元件进一步包括信号线，所述信号线在所述第一寄存器的所述输出端与所述选择电路的输入端之间耦合。