[实用新型]半导体组件和半导体器件

说明书

技术领域

本实用新型一般涉及电子产品，更具体地，涉及其半导体结构，和形成半导体器件的方法。

背景技术

在过去，半导体产业使用各种不同的器件结构和形成半导体器件(诸如，例如，二极管、肖特基Schottkey二极管、场效应晶体管FET、高电子迁移率晶体管HEMT，等等)的方法。诸如二极管、肖特基二极管和场效应晶体管的器件通常由硅衬底来制造。基于硅的半导体器件的缺点包括低击穿电压、过多的反向漏电流、大的正向电压降、不适当地低的开关特性、高功率密度和高制造成本。为了克服这些缺点，半导体制造商已经转向由化合物半导体衬底(诸如，例如，III-N半导体衬底、III-V半导体衬底、II-VI半导体衬底，等等)来制造半导体器件。尽管这些衬底改进了器件性能，它们脆弱并且增加制造成本。因此，半导体产业已经开始使用结合了硅和III-N材料的化合物半导体衬底来解决成本、可制造性和易碎性的问题。包括硅和III-N材料的衬底的缺点是在硅和III-N材料之间的界面处的反转层的形成增加了漏电流并且限制了击穿电压。另外，形成在硅晶片上的III-N膜是脆弱的并且高应力的，这使得晶片的操作、处理和包装复杂化。形成在硅晶片上的III-N膜也具有晶格失配，所述晶格失配导致高边缘位错和高螺旋位错密度以及所述III-N膜的热膨胀系数的高差异。形成在硅或其它半导体衬底上的III-N化合物半导体材料已经在ZhiHe的公布于2011年6月9日的美国专利申请公开号2011/0133251A1以及MichaelA.Briere的公布于2013年3月21日的美国专利申请公开号2013/0069208A1中被描述过。

因此，具有使用解决性能规格和可制造性的半导体衬底的结构和制造半导体组件的方法，会是有益的。所述结构和方法实现起来有成本效率，则会是更有益的。

实用新型内容

本实用新型的目的是改进半导体器件的击穿电压和减少晶格失配，从而减少晶片应力和位错密度，并且，通过将碳掺杂硅衬底以做出III-氮化物半导体器件来增加电阻率、热导率和抗辐射性。

根据本实用新型的一个实施例，提供了半导体组件，包含：具有表面的半导体衬底；在所述半导体衬底上的掺杂碳的半导体材料的外延层，所述外延层具有表面，所述外延层具有碳掺杂分布；在所述外延层上的成核层；和在所述成核层上的III-氮化物材料层。

优选地，所述外延层包含掺杂碳的硅，所述掺杂碳的硅包含取代碳。

优选地，包含掺杂碳的硅的所述外延层具有100％的取代碳浓度。

优选地，所述掺杂碳的硅的碳浓度范围从0.01％到49.99％。

优选地，所述碳掺杂分布具有梯度的浓度分布。

优选地，所述碳的所述梯度的浓度分布从所述外延层的表面延伸第一距离到所述外延层内。

优选地，所述碳掺杂分布包括与所述外延层的所述表面相邻的尖峰的浓度分布。

优选地，碳掺杂分布是与所述外延层和所述成核层之间的界面相邻的尖峰的浓度分布。

优选地，所述外延层被掺杂碳，使得所述碳具有被配置为多个掺杂层的浓度分布。

根据本实用新型的另一个实施例，提供了一种半导体器件，包含：半导体材料；在所述半导体材料上的掺杂碳的外延层，所述掺杂碳的外延层具有碳掺杂分布；在所述掺杂碳的外延层上的成核层；和在所述成核层上的缓冲层。

优选地，所述成核层包含在所述掺杂碳的外延层上的氮化铝层。

优选地，所述掺杂碳的外延层具有碳掺杂分布均匀的部分。

优选地，所述掺杂碳的外延层具有包括梯度部分和均匀部分的碳掺杂分布。

优选地，所述掺杂碳的外延层具有包括多个掺杂物层的碳掺杂分布。

优选地，所述成核层包含掺杂碳的成核层。

根据本实用新型的另一个实施例，提供了一种半导体组件，包含：第一传导性类型的硅半导体衬底；在所述硅半导体衬底上的掺杂碳的外延层；在所述掺杂碳的外延层之上的缓冲层；和在所述缓冲层上的沟道层。

优选地，所述掺杂碳的缓冲层具有选自包含了恒定的、梯度的、恒定部分和梯度部分以及条带的杂质材料分布的组中的杂质材料分布。

优选地，进一步包括在所述掺杂碳的外延层和所述缓冲层之间的成核层。

优选地，所述成核层包含氮化铝；所述缓冲层包含III-氮化物材料；并且所述沟道层包含氮化镓。

优选地，半导体组件进一步包括所述沟道层上的应变层，所述应变层包含氮化铝镓。