[实用新型]非易失性存储器

说明书

技术领域

本实用新型是有关于一种半导体元件的结构，且特别是有关于一种非易失性存储器。

背景技术

非易失性存储器由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已广泛采用在个人电脑和电子设备。

典型的一种非易失性存储器设计成具有堆叠式栅极(Stack-Gate)结构，其中包括依序设置于基底上的穿隧氧化层、浮置栅极(Floatinggate)、栅间介电层以及控制栅极(ControlGate)。对此快闪存储器元件进行编程或抹除操作时，分别于源极区、漏极区与控制栅极上施加适当电压，以使电子注入多晶硅浮置栅极中，或将电子从多晶硅浮置栅极中拉出。

在非易失性存储器的操作上，通常浮置栅极与控制栅极之间的栅极耦合率(Gate-CouplingRatio，简称GCR)越大，其操作所需的工作电压将越低，而快闪存储器的操作速度与效率就会大大的提升。其中增加栅极耦合率的方法，包括了增加浮置栅极与控制栅极间的重叠面积(OverlapArea)、降低浮置栅极与控制栅极间的介电层的厚度、以及增加浮置栅极与控制栅极之间的栅间介电层的介电常数(DielectricConstant；k)等。

然而，随着集成电路正以更高的集积度朝向小型化的元件发展，所以必须缩小非易失性存储器的存储单元尺寸以增进其集积度。其中，缩小存储单元的尺寸可通过减小存储单元的栅极长度与比特线的间隔等方法来达成。但是，栅极长度变小会缩短了穿隧氧化层下方的通道长度(ChannelLength)，容易造成漏极与源极间发生不正常的电性贯通(PunchThrough)，如此将严重影响此存储单元的电性表现。而且，在编程或抹除存储单元时，电子重复穿越过穿隧氧化层，将耗损穿隧氧化层，导致存储器元件可靠度降低。

实用新型内容

本实用新型提供一种非易失性存储器，可以实现低操作电压，进而增加存储器元件的可靠度。

本实用新型提供一种非易失性存储器，可以提高元件的积集度。

本实用新型提出一种非易失性存储器，具有第一存储单元，设置于基底上。此第一存储单元具有堆叠栅极结构、浮置栅极、穿隧介电层、抹除栅介电层、辅助栅介电层、源极区、漏极区、控制栅极以及栅间介电层，其中堆叠栅极结构具有依序设置于基底上的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠栅极结构的第一侧的侧壁，且浮置栅极的顶部具有转角部，且抹除栅极包覆转角部。穿隧介电层设置于浮置栅极与基底之间。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠栅极结构与浮置栅极两侧的基底中，其中源极区邻接浮置栅极，漏极区邻接堆叠栅极结构的第二侧，第一侧与第二侧相对。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间以及所述控制栅极与所述抹除栅极之间。

在本实用新型的一实施例中，上述非易失性存储器还具有第二存储单元。第二存储单元设置于基底上，且第二存储单元的结构与第一存储单元的结构相同，第二存储单元与第一存储单元成镜像配置，共用源极区或漏极区。

在本实用新型的一实施例中，上述第一存储单元与上述的第二存储单元共用控制栅极，且控制栅极填满第一存储单元与第二存储单元之间的开口。

在本实用新型的一实施例中，上述非易失性存储器还具有第三存储单元。第三存储单元设置于基底上，且第三存储单元的结构与第一存储单元的结构相同，共用源极区、辅助栅极、抹除栅极以及控制栅极，且控制栅极填满第一存储单元与第三存储单元之间。

在本实用新型的一实施例中，上述穿隧介电层还设置于控制栅极与源极区之间。

在本实用新型的一实施例中，所述辅助栅介电层的厚度大于或等于所述抹除栅介电层的厚度。

在本实用新型的一实施例中，上述辅助栅介电层的材质包括氧化硅-氮化硅、氧化硅-氮化硅-氧化硅或氧化硅。

在本实用新型的一实施例中，上述绝缘层的材质包括氧化硅。上述栅间介电层的材质包括氧化硅-氮化硅-氧化硅或氮化硅-氧化硅或其他高介电常数的材质(介电常数k＞4)。

在本实用新型的一实施例中，上述穿隧介电层的材质包括氧化硅，穿隧介电层的厚度介于60埃至200埃之间。

在本实用新型的一实施例中，上述栅介电层的材质包括氧化硅，栅介电层的厚度小于或等于穿隧介电层的厚度。上述抹除栅介电层的材质包括氧化硅，抹除栅介电层的厚度介于100埃至180埃之间。

在本实用新型的一实施例中，上述浮置栅极的转角部角度小于或等于90度。