[实用新型]一种多硬盘系统错峰上电控制电路有效

专利信息
申请号: 201520330897.4 申请日: 2015-05-21
公开(公告)号: CN204595760U 公开(公告)日: 2015-08-26
发明(设计)人: 吴安 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G06F1/26 分类号: G06F1/26
代理公司: 济南信达专利事务所有限公司 37100 代理人: 姜明
地址: 250101 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 硬盘 系统 错峰上电 控制电路
【说明书】:

技术领域

本实用新型公开了一种错峰上电控制电路,属于计算机电路技术领域,具体地说是一种多硬盘系统错峰上电控制电路。

背景技术

硬盘是电脑内的重要部件,也是电脑中重要的存储媒介,随着计算机技术的不断发展,人们对电脑储存用途的硬盘容量也产生了更多的要求,单个硬盘的容量已经很难满足用户的需要,为增加硬盘容量,一方面增加单块硬盘的存储容量,另一方面增加硬盘的数量。其中增加硬盘的数量因其技术较为简单易行而推广更快。但增加硬盘的数量必定会增加整个系统的功耗,尤其是开机过程瞬间的功耗。一旦超过了电源的额定值,对电源的使用寿命会造成很大影响。

目前还没有有效地方法解决最大限度地利用供电上线,控制服务器硬盘运行不超出额定的功率限制,尤其是当配置硬盘数量较多时更为明显,多硬盘上电时的瞬间功耗太大,可能造成跳闸断电的情况,进而造成系统无法启动。本实用新型提供一种多硬盘系统错峰上电控制电路,对硬盘上电设置错峰控制电路,防止多个硬盘统一供电时,硬盘启动峰值电流过大造成供电电路过流保护,而使系统无法启动的情况发生。

发明内容

本实用新型针对多硬盘上电时的瞬间功耗太大,可能造成跳闸断电的情况,进而造成系统无法启动的问题,提供一种多硬盘系统错峰上电控制电路,设计简单,占用空间少,防止多个硬盘统一供电时,硬盘启动峰值电流过大造成供电电路过流保护,而使系统无法启动的情况发生。

本实用新型所采用的技术方案为:

一种多硬盘系统错峰上电控制电路,由系统电源输出端,经过电压调节器连接硬盘工作电压输入端,将电压转至硬盘工作电压输出端,硬盘工作电压输出端分别连接各个硬盘电路单元;硬盘电路单元设置电容,电容放电电阻及电容充电电阻,P型MOS管开关,N型MOS管开关;其中硬盘工作电压输出端连接电容充电电阻及P型MOS管开关,P型MOS管开关连接至硬盘,N型MOS管开关一端连接至P型MOS管开关,一端与电容连接;不同组硬盘电路单元的电容与电容充电电阻值不同。

所述硬盘电路单元中电压的输出过程为:由硬盘工作电压输出端输出电压给硬盘电路单元,电容充电电阻开始对电容充电,当充电电压达到P型MOS管开关的门电压阀值时,P型MOS管开关导通,N型MOS管开关的门级被拉低,N型MOS管开关导通,电压输出到硬盘。

所述的多硬盘系统错峰上电控制电路电压输出过程为:系统电源输出电压经过电压调节器输出硬盘工作电压,硬盘工作电压输出端给各个硬盘电路单元输出电压,因每组电容与电容充电电阻值不同,其中电容充电电阻对电容充电的时间最短的那组硬盘电路单元,充电电压达到P型MOS管开关的门电压阀值的时间最短,P型MOS管开关导通,N型MOS管开关的门级被拉低,N型MOS管开关导通,电压输出到硬盘的时间也最短,最先导通,以后依次进行,直至所有硬盘上电完成。

本实用新型的有益效果为:本实用新型中硬盘工作电压输出端后设置硬盘电路单元,因不同组的电容与电容充电电阻值不同,形成不同组的P型MOS管开关与N型MOS管开关导通的时间不同,达到硬盘错峰上电的目的,本实用新型设计简单,占用空间少,防止多个硬盘统一供电时,硬盘启动峰值电流过大造成供电电路过流保护,而使系统无法启动的情况发生。

附图说明

图1本实用新型结构示意图。

具体实施方式

下面参照附图所示,通过具体实施方式对本实用新型进一步说明:

一种多硬盘系统错峰上电控制电路,由系统电源输出端,经过电压调节器连接硬盘工作电压输入端,将电压转至硬盘工作电压输出端,硬盘工作电压输出端分别连接至4个硬盘电路单元,4个硬盘电路单元分别连接至硬盘A、硬盘B、硬盘C、硬盘D;每个硬盘电路单元设置电容用C1表示,电容放电电阻用R2表示,电容充电电阻用R1表示,P型MOS管开关用Q1表示,N型MOS管开关用Q2表示;其中硬盘工作电压输出端连接R1及Q1,Q1连接至硬盘,Q2一端连接至Q1,一端与C1连接;不同组硬盘电路单元的C1与R1值不同。

硬盘电路单元中电压的输出过程为:由硬盘工作电压输出端输出电压给硬盘电路单元,R1开始对C1充电,当充电电压达到Q1的门电压阀值时,Q1导通,Q2的门级被拉低,Q2导通,电压输出到硬盘。此具体实施方式中,设定4个硬盘电路单元由硬盘A到硬盘D的次序上电,即硬盘A的硬盘电路单元中R1对C1充电的时间最短,充电电压达到Q1的门电压阀值的时间最短,Q1导通,Q2的门级被拉低,Q2导通,电压输出到硬盘A的时间最短,最先导通,以后依次进行,直至所有剩下3个硬盘上电完成。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201520330897.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top