[实用新型]基于FPGA的帧缓冲控制实验装置

说明书

技术领域

本实用新型属于自动化技术领域，具体涉及到基于FPGA的帧缓冲控制实验装置。

背景技术

目前，在实际的学习中，学生会做一些VGA显示的实验，但是，对显示的控制不是很清楚，尤其是一帧数据的存放及读取，故研究帧缓冲的控制就显得尤为重要。然而普遍使用的帧缓冲控制实验装置存在下述不足：电路复杂，调试不方便；帧缓冲控制方式是由软件程序实现的；不具有多种通信接口、及网络连接和管理能力。

发明内容

本实用新型所要解决的技术问题在于克服现有帧缓冲控制实验装置的缺点，提供一种设计合理、电路简单、集成度高、具有多种通信接口的基于FPGA的帧缓冲控制实验装置。

解决上述技术问题所采用的技术方案是它具有：对整个装置进行控制的控制器；帧缓冲控制电路，该电路的输入端接控制器；通信电路，该电路与控制器相连。

本实施例的控制器由集成电路U4、晶体振荡器Y1、插座J4连接构成，集成电路U4的D12脚、C11脚、B13脚、A14脚、B14脚、E11脚、E10脚、A12脚、B12脚、A11脚、B11脚接集成电路U2的1脚～4脚、11脚～14脚、5脚、9脚、8脚；集成电路U4的C3脚、B3脚接集成电路U1的16脚、13脚；集成电路U4的B4脚、A2脚、D5脚、A3脚接集成电路U3的1脚～4脚；集成电路U4的R8脚接晶体振荡器Y1的4脚；集成电路U4的F4脚、H5脚、H14脚、H1脚、J3脚、G12脚、H12脚、H13脚、J5脚、H3脚、J4脚、H4脚接插座J4的2脚～13脚；集成电路U4的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源；集成电路U4的K11脚、K7脚、J6脚、H11脚、H6脚、G10脚～G6脚、F11脚、F7脚、N4脚、D13脚、D4脚、N13脚接1.2V电源；集成电路U4的L5脚、F12脚、F5脚、L12脚接2.5V电源；集成电路U4的M12脚、E5脚、E12脚、M5脚、H7脚～H10脚、J7脚、C12脚、D7脚、D10脚、J8脚～J10脚、F6脚、F10脚、H15脚、H16脚、E2脚、R15脚、R2脚、P12脚、P5脚、N10脚、N7脚、M13脚、M4脚、K13脚、K4脚、G13脚、G4脚、E13脚、E4脚、J11脚、K8脚、B2脚、B15脚、C5脚接地；插座J4的1脚接地，晶体振荡器Y1的1脚接3V电源、3脚接地；集成电路U1的型号为SP3223，集成电路U2的型号为AL422B，集成电路U3的型号为MAX485，集成电路U4的型号为EP4CE15F17C8。

由于本实用新型采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中帧缓冲控制电路和通信电路的电子线路原理图。

图3是图1中控制器的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于下述这些实施方式。

实施例1

在图1、2、3中本实施例的基于FPGA的帧缓冲控制实验装置由帧缓冲控制电路、通信电路、控制器连接构成，帧缓冲控制电路的输入端接控制器，通信电路与控制器相连。

本实施例的帧缓冲控制电路由集成电路U2、插座J1、电容C5连接构成，集成电路U2的型号为AL422B。集成电路U2的15脚～18脚、25脚～28脚、24脚、20脚～22脚接插座J1的3脚～14脚，集成电路U2的19脚接电容C5的一端、10脚接5V电源、23脚和6脚接地、1脚～5脚和8脚以及9脚和11脚～14脚接控制器，电容C5的另一端接地，插座J1的1脚和2脚接地。