[实用新型]基于FPGA的帧缓冲控制实验装置

权利要求书

1.一种基于FPGA的帧缓冲控制实验装置，其特征在于它具有：

对整个装置进行控制的控制器；

帧缓冲控制电路，该电路的输入端接控制器；

通信电路，该电路与控制器相连。

2.根据权利要求1所述的基于FPGA的帧缓冲控制实验装置，其特征在于所述的控制器为：集成电路U4的D12脚、C11脚、B13脚、A14脚、B14脚、E11脚、E10脚、A12脚、B12脚、A11脚、B11脚接集成电路U2的1脚～4脚、11脚～14脚、5脚、9脚、8脚；集成电路U4的C3脚、B3脚接集成电路U1的16脚、13脚；集成电路U4的B4脚、A2脚、D5脚、A3脚接集成电路U3的1脚～4脚；集成电路U4的R8脚接晶体振荡器Y1的4脚；集成电路U4的F4脚、H5脚、H14脚、H1脚、J3脚、G12脚、H12脚、H13脚、J5脚、H3脚、J4脚、H4脚接插座J4的2脚～13脚；集成电路U4的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源；集成电路U4的K11脚、K7脚、J6脚、H11脚、H6脚、G10脚～G6脚、F11脚、F7脚、N4脚、D13脚、D4脚、N13脚接1.2V电源；集成电路U4的L5脚、F12脚、F5脚、L12脚接2.5V电源；集成电路U4的M12脚、E5脚、E12脚、M5脚、H7脚～H10脚、J7脚、C12脚、D7脚、D10脚、J8脚～J10脚、F6脚、F10脚、H15脚、H16脚、E2脚、R15脚、R2脚、P12脚、P5脚、N10脚、N7脚、M13脚、M4脚、K13脚、K4脚、G13脚、G4脚、E13脚、E4脚、J11脚、K8脚、B2脚、B15脚、C5脚接地；插座J4的1脚接地，晶体振荡器Y1的1脚接3V电源、3脚接地；集成电路U1的型号为SP3223，集成电路U2的型号为AL422B，集成电路U3的型号为MAX485，集成电路U4的型号为EP4CE15F17C8。