[实用新型]基于双FPGA芯片的验证开发板

说明书

技术领域

本实用新型涉及一种基于双FPGA芯片的验证开发板，属于嵌入式硬件技术领域。

背景技术

FPGA（Field Programmable Gate Array，现场可编程门阵列）是一种可重复编程逻辑器件，基于FPGA的验证开发板，是为了满足某种设计验证的需要，充分利用FPGA芯片现场可编程特性及数据并行处理的优势而开发的电路板。

出于成本方面的考虑，选用的FPGA芯片的容量会有一定的限制，单一的FPGA芯片往往无法提供运行较大工程所需要的全部资源，这就使两块FPGA芯片在同一电路板上搭配使用成为一种必然；对两块FPGA芯片的选择，成为设计基于双FPGA芯片的验证开发板时存在的一个问题：如果都选择容量较小的芯片，当需要验证的工程较大时，芯片的资源不足，验证跑不起来；如果都选择容量较大的芯片，而一般的工程又不需要这么多的资源，就会造成芯片容量的浪费。

实用新型内容

本实用新型为了克服以上技术的不足，提供了一种基于双FPGA芯片的验证开发板，所选用的两块FPGA芯片其容量一大一小，根据工程大小，灵活搭配使用，可以两块同时使用或单独使用其一，在满足工程运行的基础上避免了资源浪费。

本实用新型克服其技术问题所采用的技术方案是：

一种基于双FPGA芯片的验证开发板，包括验证开发板，所述验证开发板上设置有两个FPGA芯片和电源输入接口，所述两个FPGA芯片分别为容量大的第一FPGA芯片和容量小的第二FPGA芯片，第一FPGA芯片和第二FPGA芯片之间通过JTAG链串行连接；所述第一FPGA芯片通过对外通信接口与外设功能模块进行数据交互；所述验证开发板上设置有与第一FPGA芯片相连接的Flash芯片和PROM芯片，与第二FPGA芯片相连接的SRAM芯片、单片机芯片和JTAG接口，所述JTAG接口通过JTAG链与第一FPGA芯片、第二FPGA芯片以及PROM芯片串行连接；所述验证开发板上还设置有至少2个晶振芯片和至少1个电源转换芯片，所述其中1个晶振芯片与第二FPGA芯片相连接，剩余的晶振芯片与第一FPGA相连接，电源转换芯片分别为第一FPGA芯片和第二FPGA芯片提供所需电压。

根据本实用新型优选的，所述验证开发板上还设置有与第一FPGA芯片相连接的拨码开关、预留扩展接口、复位按键、第二USB接口、J-link接口以及LED指示灯。

根据本实用新型优选的，所述对外通信接口包括第一对外通信接口和第二对外通信接口；PROM芯片包括第一PROM芯片和第二PROM芯片；SRAM芯片包括第一SRAM芯片、第二SRAM芯片和第三SRAM芯片；拨码开关包括第一拨码开关、第二拨码开关和第三拨码开关；预留扩展接口包括第一预留扩展接口、第二预留扩展接口、第三预留扩展接口和第四预留扩展接口。

根据本实用新型优选的，所述验证开发板上还设置有与单片机芯片相连接的第一USB接口和SWD接口。

根据本实用新型优选的，所述晶振芯片包括第一晶振芯片、第二晶振芯片和第三晶振芯片，其中，第一晶振芯片和第二晶振芯片与第一FPGA芯片相连接，第三晶振芯片与第二FPGA芯片相连接。

根据本实用新型优选的，所述电源转换芯片包括5V转3.3V电源芯片、5V转1.2V电源芯片、5V转1V电源芯片、5V转2.5V电源芯片、5V转3.3V电源芯片和5V转1.8V电源芯片，其中，5V转1V电源芯片、5V转2.5V电源芯片、5V转3.3V电源芯片和5V转1.8V电源芯片为第一FPGA芯片提供电压，5V转3.3V电源芯片和5V转1.2V电源芯片为第二FPGA芯片提供电压。

根据本实用新型优选的，所述第一FPGA芯片和第二FPGA芯片之间通过地址线、数据线、控制线和时钟同步线进行通信连接。进一步的，所述地址线为32位，数据线为32位，控制线为11位，时钟同步线为2条。所述第一FPGA芯片和第二FPGA芯片之间的连接方式为：分布于第一FPGA芯片的BANK25中的地址线与分布于第二FPGA芯片的BANK0中的地址线相连接；分布于第一FPGA芯片的BANK13中的数据线与分布于第二FPGA芯片的BANK1中的数据线相连接；分布于第一FPGA芯片的BANK11中的控制线与分布于第二FPGA芯片的BANK1中的控制线相连接；分布于第一FPGA芯片的BANK3中的时钟同步线与分布于第二FPGA芯片的BANK2中的时钟同步线相连接。