[实用新型]具有热中子屏蔽的半导体封装

说明书

技术领域

本实用新型大体上涉及防止在集成电路中的单粒子翻转的半导体封装。

背景技术

静态随机存取存储器(SRAM)是一种半导体存储器，所述静态随机存取存储器使用双稳态锁存电路来存储每个位。SRAM在许多电子装置中作为数据存储装置并且通常用于实施可编程逻辑集成电路(IC)。现场可编程门阵列(FPGA)等可编程逻辑集成电路是用户可配置的并且能够实施数字逻辑运算。FPGA包括布置成行和列的可配置逻辑块(CLB)、围绕CLB的输入/输出块(IOB)，以及在CLB的行和列之间延伸的可编程互连线。CLB、IOB以及互连线可以经配置以利用存储在FPGA的SRAM中的配置数据实施特定的设计。

可重新编程的集成电路的多功能性在航空航天等应用中是有利的，在所述航空航天中，远程重新配置是优选于物理替换的。然而，许多航空航天应用将组件暴露在其中存在相对较高水平的辐射的环境中，这可能导致SRAM单元中的错误。充满辐射的环境含有与硅原子相互作用的带电粒子。当单一重离子撞击硅衬底时，所述重离子通过产生自由电子空穴对而失去能量。这在局部区域产生密集的离子化轨迹，从而产生可以扰乱电路的电流脉冲。这被称为单粒子翻转(SEU)，或软错误。SEU还可以由α粒子导致。α粒子在中子撞击硅衬底时产生。α粒子行进通过衬底并且在有限的硅体积内产生电荷群集。α粒子可以从高能量中子以及已经失去足够多动能以与操作环境处于热平衡的中子中产生。α粒子还可以通过在半导体封装中少量放射性污染物的衰减而产生。

在许多电路中，SEU可能仅具有在粒子撞击之后的瞬时影响，其中变化根据电路的逻辑时延而消失。然而，在含有SRAM的电路中，在SRAM单元中发生的SEU可能导致所述单元改变状态并且存储不正确的位。在包含存储器单元的可编程逻辑电路中，SEU可以改变经编程逻辑的功能，使得直到重新配置所述可编程逻辑，经编程逻辑才按期望起作用，所述存储器单元的所存储的值确定每个逻辑块的功能。

实用新型内容

本实用新型揭示了包含热中子屏蔽的半导体封装。半导体封装包含衬底以及安置在所述衬底上的集成电路裸片。半导体封装还具有包含屏蔽材料的热中子屏蔽。屏蔽材料包含硼-10并且经配置以抑制遇到热中子屏蔽的热中子的一部分使其不能穿过热中子屏蔽。

另一所揭示的半导体封装包含安置在衬底上的一或多个集成电路裸片。半导体封装还包含热中子屏蔽，所述热中子屏蔽包住一或多个集成电路裸片并且包含足以防止遇到热中子屏蔽的热中子的至少50％穿过屏蔽材料的一定数量的硼-10。

应了解，各种其它实施例在具体实施方式以及所附的权利要求书中进行阐述。

附图说明

在审阅以下详细描述后并且在参考图式后，本实用新型的各种方面以及优点将变得显而易见，在所述图式中：

图1示出了具有经配置以提供热中子屏蔽的盖子的半导体封装；

图2示出了具有包围集成电路裸片的热中子屏蔽的图1的半导体封装；

图3示出了具有另外的热中子屏蔽的图2的半导体封装；

图4示出了具有热中子屏蔽的另一半导体封装；

图5示出了具有热中子屏蔽以及并排安置在衬底上的两个集成电路裸片的半导体封装；以及

图6示出了具有热中子屏蔽以及两个堆叠的集成电路裸片的半导体封装。

具体实施方式

以下配合附图及本实用新型的优选实施例，进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段。

在一些实施方案中，半导体封装包含经布置以减少撞击集成电路裸片的粒子的数目的屏蔽材料，由此降低半导体的单位时间故障率。在一些实施方案中，布置屏蔽材料以抑制具有在0.025eV之下动能的中子粒子的较大部分使其不能穿过屏蔽材料。具有近似0.025eV动能的中子大致与其周围媒质处于热平衡，并且可以被称作热中子。

所揭示的半导体封装将硼-10的各种衍生物被作为屏蔽材料。热中子与硼-10相互作用，使得热中子转化成α粒子。α粒子具有比热中子小得多的穿透到裸片中的深度，并且在到达集成电路裸片的敏感区域之前更加容易被封装材料阻挡。例如，α粒子可以被几厘米的空气、皮肤或一张纸所阻挡。

在一些实施方案中，各种硼合金(例如，硼铜)可以作为屏蔽材料。例如，硼合金可以用于形成覆盖集成电路裸片的盖子或散热器。